Персоналии

До настоящего времени при решении задачи анализа и оценки структуры трассировочных ресурсов ПЛИС на ранних этапах проектирования доминировал подход, суть которого в прохождении полного маршрута проектирования (логический синтез, размещение, трассировка) на наборе тестовых схем с последующей оценкой различных параметров для каждой анализируемой архитектуры ПЛИС. Данный подход требует много времени и вычислительных ресурсов, а также наличия готового и настроенного на данную архитектуру САПР. Современные ПЛИС содержат больше миллиона логических вентилей, следовательно применение такого подхода неэффективно. Поэтому большое внимание уделяется построению различных моделей, позволяющих оценить структуру коммутационных ресурсов на ранних этапах, не прибегая к полному прохождению маршрута проектирования. В работе представлен детальный обзор существующих моделей и методов анализа структуры коммутационных ресурсов ПЛИС. Приведено сравнение методов и моделей, выполнена оценка их эффективности и возможности применения при проектировании отечественных ПЛИС. Установлено, что наиболее оптимальным подходом для анализа произвольных структур коммутационных ресурсов ПЛИС является разработка и применение смешанных методов. Это позволит получить точные модели, а также значительно сократить время разработки и выхода на рынок.

• Просмотров: 773 | Комментариев : 0

Рассмотрены проблемы анализа надежности цифровых КМОП СБИС, возникающие при переходе на производство СБИС с нанометровыми проектными нормами. Проанализированы методы моделирования одного из основных эффектов деградации параметров ИС – температурной нестабильности при отрицательном смещении (NВТI-эффект). Предложена модель деградации порогового напряжения р-МОП-транзистора с учетом влияния NВТI-эффекта, а также алгоритм распространения вероятности сигнала по схеме для повышения точности при оценке деградации. На основе полученной модели проведена оценка изменения временных параметров стандартных цифровых элементов. Разработан маршрут статического временного анализа с учетом чувствительностей временных параметров к указанным изменениям пороговых напряжений транзисторов.

• Просмотров: 390 | Комментариев : 0

Рассмотрены проблемы логического и временного анализа, возникающие на этапах проектирования и оптимизации сложно-функциональных блоков СБИС. Предложен новый метод логико-временного моделирования КМОП-схем на основе интервальных оценок, обеспечивающий интеграцию двух противоположных подходов к решению задачи анализа быстродействия - анализа критических путей и моделирования тестовых последовательностей. Выбор интервального подхода обусловлен существенным возрастанием удельного веса вариаций параметров нанометровых элементов в расчете быстродействия.

• Просмотров: 1169 | Комментариев : 0

Методы анализа выполнимости булевых формул являются одним из эффективных подходов к решению задачи булевого сопоставления и проверки эквивалентности цифровых схем. В комбинации с классическими трассировочными алгоритмами и оптимизационными техниками данные методы показывают результаты, превосходящие классические алгоритмы трассировки по скорости работы и качеству получаемого результата. В работе выполнен анализ современной практики применения методов на основе задачи выполнимости булевых формул в системах автоматизации проектирования сверхбольших интегральных схем. Рассмотрены примеры подходов на основе задачи выполнимости булевых формул к задачам трассировки и формальной проверки эквивалентности описаний цифровых схем в рамках технологического отображения в составе маршрута проектирования ПЛИС. Разработан и представлен алгоритм детальной трассировки блоков коммутации ПЛИС с применением задачи выполнимости. Результаты его работы продемонстрированы на примере программируемого логического блока интегральной микросхемы российского производства 5400ТР094. Блок имеет островную архитектуру, т.е. малые программируемые логические блоки и блоки коммутации образуют регулярно повторяющуюся схемотехническую структуру. Свойства выбранной классической архитектуры позволяют расширить область применения предложенного алгоритма на весь класс ПЛИС островного типа. Тестирование алгоритма проведено на наборах проектных схем ISCAS-85, ISCAS-89 и LGSynth-89. Выполнено сравнение разработанного алгоритма на основе методов анализа выполнимости булевых формул с известным алгоритмом трассировки Pathfinder по критериям затраченного времени и достигнутой степени разводимости блоков коммутации. Установлено, что методы анализа выполнимости булевых формул для задачи трассировки способны к доказательству неразводимости рассматриваемой трассировочной задачи в отличие от алгоритма Pathfinder, результаты работы которого могут лишь косвенно свидетельствовать об этом. Показано, что применение более производительного решателя для задачи выполнимости существенно ускоряет работу предложенного алгоритма детальной трассировки.

• Просмотров: 654 | Комментариев : 0

Сложнофункциональные (СФ) блоки разрабатываются и применяются для ускорения прохождения маршрута проектирования пользовательских ИС и улучшения их итоговых характеристик. Существуют два типа СФ-блоков - гибкие и жесткие. Жесткий СФ-блок имеет фиксированное размещение на кристалле и заранее коммутированные межсоединения, тогда как гибкий СФ-блок состоит из логических элементов и требует выполнения размещения и трассировки. Для автоматизированного маршрута проектирования ИС на ПЛИС и реконфигурируемых системах на кристалле (РСнК) необходимо разработать библиотеки блоков, позволяющие идентифицировать их на каждом этапе маршрута. В работе показаны различные типы и форматы библиотек гибких и жестких СФ-блоков, использующихся в составе маршрута проектирования ИС на ПЛИС и РСнК российского производства. Описаны методы проектирования библиотек необходимых САПР на этапах логического синтеза, автоматического технологического отображения и топологического синтеза. Рассмотрены характерные особенности библиотек гибких и жестких СФ-блоков, а также способы их формирования с учетом архитектуры ПЛИС и РСнК. Предложенные методы проектирования позволяют разработать библиотеки, необходимые при автоматизированной имплементации всех типов СФ-блоков, с учетом преимуществ архитектуры базовых ПЛИС и РСнК.

• Просмотров: 398 | Комментариев : 0

Рассмотрены проблемы логического и временного анализа, возникающие на этапе характеризации сложных заказных блоков КМОП СБИС. Предложена обобщенная логико-временная модель функционального блока, объединяющая в себе как логическую функцию на основе SP-DAG-гpaфa, так и иерархическую структуру схемы, раскрытую до транзисторного уровня. Предложен модифицированный метод исключения Гаусса для экстракции обобщенной модели блока из транзисторного описания схемы. На основе полученной модели схемы проведены оценка nроводимостей и емкостей, а также анализ задержек. Разработан алгоритм на основе метода ветвей и границ, позволяющий анализировать задержки для большого числа различных комбинаций входных воздействий, не применяя полного моделирования.

• Просмотров: 303 | Комментариев : 0

Рассмотрены проблемы статистического моделирования сложных функциональных блоков. Проанализированы методы ускорения статистического анализа.  Предложен метод, позволяющий существенно сократить вычислительные затраты на статистическое моделирование сложных функциональных блоков, основанный на применении моделей функциональных параметров схемы, вычисляемых в виде квадратичных форм с матрицей 1-го ранга. Приведены результаты сравнительного анализа использования линейной и квадратичной регрессий на этапе формирования моделей функциональных параметров сложных функциональных блоков.

• Просмотров: 990 | Комментариев : 0

Одно из главных преимуществ проектирования пользовательских схем на ПЛИС - высокая скорость разработки, поэтому создание эффективных средств автоматизированного проектирования для современных микросхем этого класса имеет важное значение. Наиболее времязатратными этапами маршрута проектирования на ПЛИС являются размещение и трассировка. От качества результатов этих этапов зависят итоговые характеристики пользовательских цифровых схем, реализованных на ПЛИС. В работе рассмотрен подход к ускорению этапа трассировки в рамках маршрута топологического проектирования на ПЛИС за счет улучшения алгоритма трассировки. Исследован базовый алгоритм трассировки, представляющий собой модифицированный Pathfinder для смешанного графа трассировочных ресурсов. Этот алгоритм построен на основе согласования маршрутов цепей проектной схемы и работает по принципу итерационного устранения перегрузок трассировочных ресурсов базового кристалла ПЛИС. Для проведения экспериментальных запусков использованы наборы тестовых цифровых схем ISCAS’85, ISCAS’89, LGSynth’89 и несколько пользовательских промышленных проектов. Работа улучшенного алгоритма трассировки проанализирована на примере четырех архитектур ПЛИС. Вследствие усовершенствования алгоритма среднее уменьшение времени трассировки составило от 1,3 до 2,6 раза в зависимости от архитектуры ПЛИС без значительного отрицательного влияния на временные характеристики проектируемых схем.

• Просмотров: 431 | Комментариев : 0

Специализация конфигурируемых гетерогенных ИС под конкретные предложения заказчика требует сменяемости конструкторских и технологических решений. Это, в свою очередь, приводит к необходимости автоматической настройки САПР, в том числе и программных средств размещения, на внесенные изменения. Разработка эффективных методов и алгоритмов настройки невозможна без опоры на соответствующий математический аппарат. В работе представлена теоретико-мно- жественная математическая модель иерархического проекта, формализован иерархический подход к списку соединений с применением аппарата теории множеств, математической логики и теории графов. Для обеспечения оперативной настройки программных средств кластеризации и размещения с учетом внесенных в базовый кристалл изменений формализованы соответствия между элементами базового проекта ПЛИС и пользовательскими проектируемыми схемами от конечного заказчика. Полученные результаты могут служить основой для разрабатываемых эффективных методов и алгоритмов автоматической настройки программных средств кластеризации и размещения.

• Просмотров: 326 | Комментариев : 0

Рассмотрены проблемы моделирования и характеризации библиотек стандартных элементов СБИС, проектируемых на базе полупроводниковых КМОП-технологий глубоко-субмикронного и нанометрового уровня. Проанализированы методы ускорения процесса характеризации,  обеспечивающего идентификацию параметров макромоделей логических элементов при многократном моделировании элементов на схемотехническом уровне для различных вариантов входных воздействий и при различных значениях технологических параметров и режимов работы схем. Предложены алгоритмы построения сетки характеризации, направленные на снижение вычислительных затрат с обеспечением требуемой точности макромоделей. Приведены результаты сравнительного анализа различных вариантов предложенных алгоритмов.

• Просмотров: 1170 | Комментариев : 0

Переход на уровень нанометровых технологий с размером транзистора 32 нм и ниже приводит к формированию нового направления в наноэлектронике - проектирование на основе транзисторов с вертикальным затвором (FinFET). При уменьшении размеров транзисторов до 32 нм и ниже применение FinFET-технологии становится одним из немногих способов повышения быстродействия и снижения потребляемой мощности. Данное направление меняет маршрут проектирования и требует разработки новых подходов как в логическом, так и в топологическом проектировании. Традиционный подход к проектированию микроэлектронных систем основывается на независимом решении задач логического и топологического проектирования. Однако совмещение логического и топологического синтеза приводит к значительному увеличению размерности задачи, что, в свою очередь, сказывается на времени проектирования. Разработаны алгоритмы логического анализа и синтеза микроэлектронных схем с FinFET-технологией при совместном решении проблем логического и топологического синтеза. Проблема сокращения размерности задачи решена путем введения ограничений на топологическую реализацию при совмещении логического и топологического синтеза. Ограничения осуществляются за счет разработки и использования регулярного топологического шаблона с фиксированной топологией в нижних слоях. Предложенный подход позволяет уменьшить количество правил проектирования в сотни тысяч раз (в зависимости от сложности схемы) по сравнению с нерегулярными структурами, а применение IG FinFET-транзисторов обеспечивает лучшие характеристики по быстродействию и мощности по сравнению со стандартной КМОП-технологией.

• Просмотров: 2341 | Комментариев : 0

Процесс проектирования ИС включает в себя итерационные этапы оптимизации схем, а так как время выхода на рынок имеет решающее значение для отрасли, разработка эффективных методов оценки параметров ИС на ранних стадиях процесса проектирования - важная задача. В работе предложено использование алгоритмов машинного обучения для прогнозирования мощности утечки на этапе планировки физического проектирования для конкретной архитектуры. Эффективность предложенного метода продемонстрирована для блока, содержащего 64-разрядный арифметико-логический блок (ALU), связанный с регистрами общего назначения (GPRS). Данный блок разработан для 486 различных конфигураций и сценариев. В результате применения машинного обучения получен прогноз мощности утечки с разумной точностью для различных групп стандартных ячеек в блоках, предназначенных для различных сценариев. В предлагаемом методе не используются технологически зависимые данные, что делает его универсальным для любых технологических узлов, применяемых для проектирования различных блоков. Недостатком метода является необходимость прохождения полного потока проектирования для выбранной схемы с выбранным диапазоном параметров для сбора необходимых обучающих данных, что требует дополнительных ресурсов.

• Просмотров: 224 | Комментариев : 0

Существующие средства автоматизации проектирования ориентированы, главным образом, на технологии западных производителей, вследствие чего возникает необходимость в адаптации имеющихся методов и средств проектирования реконфигурируемых систем на кристалле и разработке собственных специализированных средств САПР для решения актуальных задач в этой области. Предложены методы решения задач трассировки межсоединений совместно с логическим ресинтезом, применяемые к архитектуре реконфигурируемой системы на кристалле на базе отечественных ПЛИС семейства Алмаз-14. В данном кристалле разработчиками АО «НИИМЭ» и ПАО «Микрон» заложены широкие конфигурационные решения, не имеющие зарубежных аналогов. Широкий спектр дополнительных элементов для конфигурирования, а также возможности логического ресинтеза микросхемы ПЛИС Алмаз-14 приводят к необходимости разработки новых методов трассировки межсоединений, которые позволили бы учитывать и использовать эти архитектурные особенности. Разработан эффективный алгоритм автоматической трассировки межсоединений для реконфигурируемой системы на кристалле на базе ПЛИС семейства Алмаз-14 на основе алгоритма A* - модификации классического алгоритма поиска кратчайшего пути на графе, алгоритма Дейкстры, включая модель смешанного коммутационного графа. Для описания разнообразия дополнительных коммутационных элементов разработана специальная обобщенная математическая модель, а также специальный интерфейс на командном языке Tcl, включающий в себя перечень элементов для конфигурирования, их описание и функциональное назначение. Результат работы - повышение эффективности автоматизированного проектирования с помощью разработанных и реализованных на языке программирования С программных механизмов для оптимального использования конфигурационных и трассировочных элементов ПЛИС, а также механизмы для полной и целостной трассировки межсоединений.

• Просмотров: 2327 | Комментариев : 0