Существующие средства автоматизации проектирования ориентированы, главным образом, на технологии западных производителей, вследствие чего возникает необходимость в адаптации имеющихся методов и средств проектирования реконфигурируемых систем на кристалле и разработке собственных специализированных средств САПР для решения актуальных задач в этой области. Предложены методы решения задач трассировки межсоединений совместно с логическим ресинтезом, применяемые к архитектуре реконфигурируемой системы на кристалле на базе отечественных ПЛИС семейства Алмаз-14. В данном кристалле разработчиками АО «НИИМЭ» и ПАО «Микрон» заложены широкие конфигурационные решения, не имеющие зарубежных аналогов. Широкий спектр дополнительных элементов для конфигурирования, а также возможности логического ресинтеза микросхемы ПЛИС Алмаз-14 приводят к необходимости разработки новых методов трассировки межсоединений, которые позволили бы учитывать и использовать эти архитектурные особенности. Разработан эффективный алгоритм автоматической трассировки межсоединений для реконфигурируемой системы на кристалле на базе ПЛИС семейства Алмаз-14 на основе алгоритма A* - модификации классического алгоритма поиска кратчайшего пути на графе, алгоритма Дейкстры, включая модель смешанного коммутационного графа. Для описания разнообразия дополнительных коммутационных элементов разработана специальная обобщенная математическая модель, а также специальный интерфейс на командном языке Tcl, включающий в себя перечень элементов для конфигурирования, их описание и функциональное назначение. Результат работы - повышение эффективности автоматизированного проектирования с помощью разработанных и реализованных на языке программирования С программных механизмов для оптимального использования конфигурационных и трассировочных элементов ПЛИС, а также механизмы для полной и целостной трассировки межсоединений.
Железников Даниил Александрович
Институт проблем проектирования в микроэлектронике Российской академии наук, г. Москва, Россия; Национальный исследовательский университет «МИЭТ», г. Москва, Россия
Хватов Василий Михайлович
Институт проблем проектирования в микроэлектронике Российской академии наук, г. Москва, Россия; Национальный исследовательский университет «МИЭТ», г. Москва, Россия
1. Гаврилов С.В., Гудкова О.Н., Стемпковский А.Л. Анализ быстродействия нано-метровых сложнофункциональных блоков на основе интервального моделирования // Изв. вузов. Электроника. – 2012. – № 4. – C. 40–49.
2. Гаврилов С.В., Иванова Г.А. Анализ быстродействия сложных цифровых схем с учетом неопределенности технологических и схемных параметров // Вестник Рязанского государственного радиотехнического университета. – 2015. – Вып. 53. – С. 29–35.
3. Гарбулина Т.В., Лялинская О.В., Хватов В.М. Повышение эффективности проек-тирования интегральных схем на ПЛИС с ограниченными трассировочными ресурсами // VII Всеросс. науч.-техн. конф. «Проблемы разработки перспективных микро- и наноэлек-тронных систем – 2016»: сб. научн. тр. / Под общ. ред. А.Л. Стемпковского. – М.: ИППМ РАН, 2016. – Ч. I. – С. 165–171.
4. Железников Д.А., Лялинский А.А. Метод оптимизации быстродействия ПЛИС на микроархитектурном уровне с помощью механизма конвейеризации // VII Всеросс. науч.-техн. конф. «Проблемы разработки перспективных микро- и наноэлектронных систем – 2016»: сб. научн. тр. / Под общ. ред. А.Л. Стемпковского. – М.: ИППМ РАН, 2016. – Ч. III. – С. 206–211.
5. Уэлш Б., Джонс К. Практическое программирование на Tcl и Tk. – 4-е изд.: пер. с англ. – М.: Вильямс, 2004. – 1125 с.
6. Hauck S., DeHon A. Reconfigurable computing: the theory and practice of FPGA-based computation. San Francisco, CA: Morgan Kaufmann Publishers Inc., 2007. – P. 944.
7. Kuon I., Rose J. Measuring the gap between FPGAs and ASICs // IEEE Trans. on Com-puter-Aided Design. – 2007. – Vol. 26. – No. 2. – P. 203–215.
8. Gomez-Prado D., Ciesielski M. A tutorial on FPGA routing // Department of Electrical and Computer Engineering, University of Massachusetts, Amherst, USA. – 2005.
9. Dijkstra E.W. A note on two problems in connexion with graphs // Numerische Mathemat-ik. – 1959. – Vol. 2. – P. 269–271.
10. Hart P. E., Nilsson N. J., Raphael B. A. Formal basis for the heuristic determination of minimum cost paths // IEEE Trans. on Systems Science and Cybernetics SSC4. – 1968. – No. 2. – P. 100–107.
11. Sharma A., Hauck S. Accelerating FPGA routing using architecture-adaptive A* tech-niques // Proc. Field-Programmable Technology. – 2005. – P. 225–232.