Рассмотрены проблемы анализа надежности цифровых КМОП СБИС, возникающие при переходе на производство СБИС с нанометровыми проектными нормами. Проанализированы методы моделирования одного из основных эффектов деградации параметров ИС – температурной нестабильности при отрицательном смещении (NВТI-эффект). Предложена модель деградации порогового напряжения р-МОП-транзистора с учетом влияния NВТI-эффекта, а также алгоритм распространения вероятности сигнала по схеме для повышения точности при оценке деградации. На основе полученной модели проведена оценка изменения временных параметров стандартных цифровых элементов. Разработан маршрут статического временного анализа с учетом чувствительностей временных параметров к указанным изменениям пороговых напряжений транзисторов.
1. Moore G.E. Cramming more components onto integrated circuits // Proc. of the IEEE. -1998. - Vol. 86,
N 1. - P.82-85.
2. Moore G.E. No exponential is forever: But «forever» can be delayed! // Digest of Technical Papers of
IEEE International Solid-State Circuits Conference. - 2003. - Р. 20-23.
3. Nowak E.J. Maintaining the benefits of CMOS scaling when scaling bogs down // IВМ Journal of Res.
& Dev. - 2002. - Vol. 46, N 2-3. - Р. 169-180.
4. International Technology Roadmap for Semiconductors. - Режим доступа: www.public.itrs.net.
5. Schaller R.R. Moore's law: past, present and future // Spectrum, IEEE. - 1997. - Vol. 34. - Р. 52-59.
6. Нutcheson G.D., Нutcheson J.D. Technology and economics in the semiconductor industry // Scientific
American. - 1996. - Р. 54-62.
7. Schroder D.K., Babcock J.A. Negative bias temperature instability: road to cross in deep submicron silicon
semiconductor manufacturing // J. of Аррl. Phys. - 2003. - Vol. 94. - N 1.
8. Impact of negative bias temperature instability on product parametric drift / V.Reddy et al. // Proc. of
IТС. - 2004. - Р. 148-155.
9. The impact of NВTI on the performance of combinational and sequential circuits / W. Wang et аl. //
Proc. of DAC. - 2007. - Р. 364-369.
10. Goetzberger А., Nigh Н.Е. Surface charge after annealing of Al-Si02-Si structures under bias // Proc. of
the IEEE. -1966. - Vol. 54. - Р. 1454-1454.
11. Schroder D.K. Negative bias temperature instability: What do we understand? // Microelectronics Reliability. - 2007. - Vol. 47. - Р. 841-852.
12. Kufluoglu Н., Аlam М.А. А generalized reaction-diffusion model with explicit Н-Н2 dynamics for
negative-bias temperature-instability (NВTI) degradation // IEEE Transactions on Electron Devices. - 2007. -
Vol. 54, N 5. - Р. 1101-1107.
13. А new simulation method for NВTI analysis in SPICE environment / R. Vattikonda et аl. // Proc. of
ISQED. - 2007. - Р. 41-46.
14. Impact of NВТI on SRAМ read stability and design for reliability / S. V. Kumar et al. // Proc. of ISQED. -
2006. - Р. 210-218.
15. Impact of negative-bias temperature instability in nanoscale SRAМ array: modeling and analysis / K. Kang
et al. // IEEE Transactions on CAD of integrated circuits and systems. - 2007. - Vol. 26. - Р. 1770-1781.
16. NВТI-aware flip-flop characterization and design / H. Abrishami et аl. // Proc. of АСМ great lakes
symposium on VLSI. - 2008. - Р. 29-34.
17. An analytical model for negative bias temperature instability / S. V. Kumar et аl. // Proc. of the
IEEE/ACM international conference on CAD. - 2006. - Р. 493-496.
18. Wang W., Wei Z., Yang S., Сао У. An efficient method to identify critical gates under circuit aging //
Proc. of the IEEE international conference on CAD. - 2007. - Р. 735-740.
19. Marculescu R., Marculescu D., Pedram М. Switching activity analysis considering spatiotemporal
correlations // Proc. of the ICCAD. - 1994. - Р. 294-299.
20. Testability measures in pseudorandom testing / S. Ercolany, М. Favalli, М. Damiani et al. // IEEE
Trans. On CAD. - 1992. - Vol. 11. - Р. 794-800.
21. Bryant R.E. Graph-based algorithms for boolean function manipulation // IEEE Transactions on Computers.
- 1986. - Р. 677-691.
22. Liu Z., McGaughy В. W., Ма J. Z. Design tools for reliability analysis // Proc. of DAC. - 2006. - Р. 182-187.