Персоналии

Для быстрого сложения двух многоразрядных двоичных чисел в настоящее время эффективными считаются параллельно-префиксные сумматоры (ППС). Известно несколько ППС с разными временными и аппаратными характеристиками, в частности сумматор Когге - Стоуна отличается высоким быстродействием по сравнению с другими ППС. Однако данный сумматор имеет большое количество логических элементов и, следовательно, занимает большую площадь, что приводит к росту его цены. В работе проанализирован сумматор Когге - Стоуна. Для снижения его аппаратных и временных затрат разработан модифицированный ППС. Проведено сравнение сумматоров по занимаемой площади и максимальной задержке выполнения операции. Реализована схема проверки результатов для подтверждения достоверности работы модифицированного сумматора. Моделирование этой схемы осуществлено в среде САПР Altera Quartus-II. В результате установлено, что при выполнении операций с 32- и 64-разрядными операндами разработанный сумматор дает снижение занимаемой площади на 11 и 16,5 % соответственно и максимальной задержки на 7 % по сравнению с сумматором Когге - Стоуна.

• Просмотров: 954 | Комментариев : 0

В современных микропроцессорах для сокращения временных затрат широко применяется арифметико-логическое устройство (АЛУ) с ускоренной организацией арифметического переноса, характеризующееся высоким быстродействием по сравнению с АЛУ с последовательной организацией арифметического переноса. Однако при наращивании разрядности входных данных время работы такого АЛУ линейно возрастает с ростом числа разрядов. Разработка эффективного АЛУ для обеспечения более высокой производительности, чем существующие известные решения, является актуальной задачей. В работе выполнен анализ АЛУ с последовательной и ускоренной организацией арифметического переноса. Для повышения скорости работы разработано многоразрядное АЛУ. Моделирование всех схем АЛУ осуществлено в среде САПР Altera Quartus-II. Проведено сравнение по количеству логических элементов и максимальной задержке в отчете моделирования схем АЛУ для 4, 8, 16, 32 и 64 разрядов. Реализована схема проверки результатов для подтверждения достоверности функционирования разработанного АЛУ. Установлено, что при выполнении операций с 64-разрядными операндами разработанное АЛУ дает снижение максимальной задержки на 53 % по сравнению АЛУ с последовательной организацией арифметического переноса и на 35,5 % по сравнению с АЛУ с ускоренной организацией арифметического переноса.

• Просмотров: 806 | Комментариев : 0

Сумматор представляет собой логический операционный узел, выполняющий арифметическое сложение двух двоичных чисел в арифметико-логических устройствах в составе процессоров. Выделяют два типа сумматоров: одноразрядные и многоразрядные. В зависимости от схемной реализации сумматоры имеют компромисс между скоростью и количеством используемых логических элементов. В работе проведен сравнительный анализ характеристик двоичных многоразрядных параллельных сумматоров. Исследованы три архитектуры параллельных сумматоров с распространяющимся переносом (ПСРП): сумматор с последовательным переносом (СПП), сумматор с ускоренным переносом (СУП) и параллельный префиксный сумматор (ППС). Выбрана оптимальная схема ПСРП путем сравнительного анализа вариантов схем по характеристикам при повышении разрядности слагаемых. Проведены анализ и синтез схем сумматоров и выведены аналитические выражения для построения трех ПСРП. Выполнены аппаратные реализации одноразрядных сумматоров и трех ПСРП, а также анализ количества логических элементов и скорости работы при повышении разрядности. Сравнительный анализ результатов показал недостатки и преимущества каждого сумматора. При построении 64-разрядного сумматора ППС дает выигрыш по быстродействию 65 % по сравнению с СУП и 88 % по сравнению с СПП. Сравнение по количеству логических элементов показывает, что преимущество СПП составляет 35 % по сравнению с СУП и 59 % с ППС.

• Просмотров: 1969 | Комментариев : 0

Проектирование эффективных двоичных сумматоров - актуальная задача, от решения которой зависит производительность действующих устройств. В настоящее время параллельно-префиксная структура сумматора считается эффективной для выполнения операции сложения двух многоразрядных двоичных чисел. Существует несколько вариантов сумматоров с различными характеристиками по быстродействию и аппаратным затратам. В работе исследован модифицированный вариант параллельно-префиксного сумматора и проведено сравнение его параметров с сумматорами Sklansky, Kogge-Stone, Brent-Kung и Lander-Fischer. Моделирование сумматоров выполнено в среде САПР Quartus II. Проведен сравнительный анализ сумматоров по аппаратным и временным затратам. Анализ результатов моделирования показал, что при выполнении сложения 32-разрядных двоичных чисел предложенный сумматор имеет лучшее быстродействие по сравнению с другими сумматорами, а также дает снижение сложности на 26 % по сравнению с сумматором Kogge-Stone.

• Просмотров: 2202 | Комментариев : 0