В современных микропроцессорах для сокращения временных затрат широко применяется арифметико-логическое устройство (АЛУ) с ускоренной организацией арифметического переноса, характеризующееся высоким быстродействием по сравнению с АЛУ с последовательной организацией арифметического переноса. Однако при наращивании разрядности входных данных время работы такого АЛУ линейно возрастает с ростом числа разрядов. Разработка эффективного АЛУ для обеспечения более высокой производительности, чем существующие известные решения, является актуальной задачей. В работе выполнен анализ АЛУ с последовательной и ускоренной организацией арифметического переноса. Для повышения скорости работы разработано многоразрядное АЛУ. Моделирование всех схем АЛУ осуществлено в среде САПР Altera Quartus-II. Проведено сравнение по количеству логических элементов и максимальной задержке в отчете моделирования схем АЛУ для 4, 8, 16, 32 и 64 разрядов. Реализована схема проверки результатов для подтверждения достоверности функционирования разработанного АЛУ. Установлено, что при выполнении операций с 64-разрядными операндами разработанное АЛУ дает снижение максимальной задержки на 53 % по сравнению АЛУ с последовательной организацией арифметического переноса и на 35,5 % по сравнению с АЛУ с ускоренной организацией арифметического переноса.
Аунг Мьо Сан
Национальный исследовательский университет «МИЭТ», г. Москва, Россия
Кхант Вин
Национальный исследовательский университет «МИЭТ», г. Москва, Россия
1. Reto Zimmermann. Binary adder architectures for cell-based VLSI and their synthesis. Zurich: Swiss Federal Institute of Technology, 1997. 110 p.
2. Орлов С.А., Цилькер Б.Я. Организация ЭВМ и систем: учебник для вузов. 2-е изд. СПб.: Питер, 2011. 688 с.
3. Фрике К. Вводный курс цифровой электроники. 2-е изд. испр. М.: Техносфера, 2004. 432 с.
4. Преснухин Л.Н. Микропроцессоры: в 3 кн. Кн. 1: Архитектура и проектирование микроЭВМ: учебник для вузов. М.: Высшая школа, 1986. 495 с.
5. Гласман К.Ф., Покопцева М.Н. Цифровые устройства и микропроцессоры. Ч. 1: уч. пособие для студентов. СПб., 2008. 85 с.
6. Tertulien Ndjountche. Sequential and arithmetic logic circuits. Digital electronics 2. Great Britain and the United States, 2016. 330 p.
7. Угрюмов Е.П. Цифровая схемотехника: учеб. пособие для вузов. 2-е изд., перераб. и доп. СПб.: БХВ-Петербург, 2005. 528 с.
8. Моделирование микропроцессорных систем на базе ПЛИС c использованием Verilog HDL и САПР Quartus II / Д.Н. Беклемишев, А.Н. Орлов, М.Г. Попов и др. М.: МИЭТ, 2014. 100 с.
9. Микропроцессорные средства и системы: курс лекций / Д.Н. Беклемишев, А.Н. Орлов, А.Л. Переверзев и др. М.: МИЭТ, 2013. 288 с.
10. Harris D.M., Harris S.L. Digital design and computer architecture. 2nd ed. Avenue South, N. Y., 2013. P. 690.