Повышение быстродействия многоразрядного арифметико-логического устройства

Повышение быстродействия многоразрядного арифметико-логического устройства

Раздел находится в стадии актуализации

В современных микропроцессорах для сокращения временных затрат широко применяется арифметико-логическое устройство (АЛУ) с ускоренной организацией арифметического переноса, характеризующееся высоким быстродействием по сравнению с АЛУ с последовательной организацией арифметического переноса. Однако при наращивании разрядности входных данных время работы такого АЛУ линейно возрастает с ростом числа разрядов. Разработка эффективного АЛУ для обеспечения более высокой производительности, чем существующие известные решения, является актуальной задачей. В работе выполнен анализ АЛУ с последовательной и ускоренной организацией арифметического переноса. Для повышения скорости работы разработано многоразрядное АЛУ. Моделирование всех схем АЛУ осуществлено в среде САПР Altera Quartus-II. Проведено сравнение по количеству логических элементов и максимальной задержке в отчете моделирования схем АЛУ для 4, 8, 16, 32 и 64 разрядов. Реализована схема проверки результатов для подтверждения достоверности функционирования разработанного АЛУ. Установлено, что при выполнении операций с 64-разрядными операндами разработанное АЛУ дает снижение максимальной задержки на 53 % по сравнению АЛУ с последовательной организацией арифметического переноса и на 35,5 % по сравнению с АЛУ с ускоренной организацией арифметического переноса.
Якунин Алексей Николаевич
Национальный исследовательский университет «МИЭТ», г. Москва, Россия
Аунг Мьо Сан
Национальный исследовательский университет «МИЭТ», г. Москва, Россия
Кхант Вин
Национальный исследовательский университет «МИЭТ», г. Москва, Россия

124498, г. Москва, г. Зеленоград, площадь Шокина, дом 1, МИЭТ, ауд. 7231

+7 (499) 734-62-05
magazine@miee.ru