Персоналии

До настоящего времени при решении задачи анализа и оценки структуры трассировочных ресурсов ПЛИС на ранних этапах проектирования доминировал подход, суть которого в прохождении полного маршрута проектирования (логический синтез, размещение, трассировка) на наборе тестовых схем с последующей оценкой различных параметров для каждой анализируемой архитектуры ПЛИС. Данный подход требует много времени и вычислительных ресурсов, а также наличия готового и настроенного на данную архитектуру САПР. Современные ПЛИС содержат больше миллиона логических вентилей, следовательно применение такого подхода неэффективно. Поэтому большое внимание уделяется построению различных моделей, позволяющих оценить структуру коммутационных ресурсов на ранних этапах, не прибегая к полному прохождению маршрута проектирования. В работе представлен детальный обзор существующих моделей и методов анализа структуры коммутационных ресурсов ПЛИС. Приведено сравнение методов и моделей, выполнена оценка их эффективности и возможности применения при проектировании отечественных ПЛИС. Установлено, что наиболее оптимальным подходом для анализа произвольных структур коммутационных ресурсов ПЛИС является разработка и применение смешанных методов. Это позволит получить точные модели, а также значительно сократить время разработки и выхода на рынок.

• Просмотров: 774 | Комментариев : 0

С уменьшением технологических размеров транзисторов становится существенным влияние вариаций схемных и технологических параметров на значения задержек элементов комбинационных КМОП-схем. Из-за разброса значений этих параметров появляется неопределенность задержек, что приводит к необходимости определения интервалов возможных значений задержки. Другим фактором, влияющим на процесс проектирования КМОП-схем при переходе к нанометровым технологиям, становится пиковый ток, возникающий в шинах питания при переключении входов вентилей. Значение пикового тока используется для оценки падения напряжения в шинах питания, которая, в свою очередь, необходима для расчета ширины шин питания КМОП-схем и отключающих транзисторов в методе снижения статической мощности. Методы полного схемотехнического моделирования не дают полноты анализа для схем с большим числом входов, а методы на логическом уровне проектирования КМОП-схем не обеспечивают требуемой точности оценки значений задержек и пикового тока в схеме. Рассмотрена задача повышения степени точности и достоверности анализа быстродействия и пиковых токов комбинационных КМОП-схем с учетом одновременного переключения входов, а также результатов анализа логических корреляций сигналов. Предлагаемый метод основан на использовании кубической аппроксимации коррекционной разницы задержек с учетом одновременного переключения входов. Показано, что разработанные методы анализа быстродействия и пиковых токов комбинационных КМОП-схем обеспечивают повышение точности верхних оценок анализируемых параметров до 3 % по сравнению с точным моделированием и позволяют снизить пессимистичность верхней оценки в 2-3 раза по сравнению с оценкой наихудшего случая. Разработанные методы повышения точности моделирования задержек и пиковых токов комбинационных КМОП-схем могут быть использованы как дополнение к уже существующим средствам САПР СБИС для анализа помехоустойчивости, анализа пиковых токов, характеризации сложно-функциональных блоков, а также в целях повышения точности классического статического анализа. Для повышения точности интервальных оценок минимальных задержек и максимального пикового тока разработаны методы моделирования с учетом одновременного переключения входов логического элемента. По отношению к схемотехническому моделированию погрешность данных методов не превышает 3 %. По сравнению с результатами, полученными без учета одновременного переключения, уменьшение минимальной задержки достигает 50 %, а пессимистичность оценки пикового тока комбинационных схем уменьшается в среднем на 50-55 %.

• Просмотров: 2127 | Комментариев : 0