Персоналии

С уменьшением технологических размеров транзисторов становится существенным влияние вариаций схемных и технологических параметров на значения задержек элементов комбинационных КМОП-схем. Из-за разброса значений этих параметров появляется неопределенность задержек, что приводит к необходимости определения интервалов возможных значений задержки. Другим фактором, влияющим на процесс проектирования КМОП-схем при переходе к нанометровым технологиям, становится пиковый ток, возникающий в шинах питания при переключении входов вентилей. Значение пикового тока используется для оценки падения напряжения в шинах питания, которая, в свою очередь, необходима для расчета ширины шин питания КМОП-схем и отключающих транзисторов в методе снижения статической мощности. Методы полного схемотехнического моделирования не дают полноты анализа для схем с большим числом входов, а методы на логическом уровне проектирования КМОП-схем не обеспечивают требуемой точности оценки значений задержек и пикового тока в схеме. Рассмотрена задача повышения степени точности и достоверности анализа быстродействия и пиковых токов комбинационных КМОП-схем с учетом одновременного переключения входов, а также результатов анализа логических корреляций сигналов. Предлагаемый метод основан на использовании кубической аппроксимации коррекционной разницы задержек с учетом одновременного переключения входов. Показано, что разработанные методы анализа быстродействия и пиковых токов комбинационных КМОП-схем обеспечивают повышение точности верхних оценок анализируемых параметров до 3 % по сравнению с точным моделированием и позволяют снизить пессимистичность верхней оценки в 2-3 раза по сравнению с оценкой наихудшего случая. Разработанные методы повышения точности моделирования задержек и пиковых токов комбинационных КМОП-схем могут быть использованы как дополнение к уже существующим средствам САПР СБИС для анализа помехоустойчивости, анализа пиковых токов, характеризации сложно-функциональных блоков, а также в целях повышения точности классического статического анализа. Для повышения точности интервальных оценок минимальных задержек и максимального пикового тока разработаны методы моделирования с учетом одновременного переключения входов логического элемента. По отношению к схемотехническому моделированию погрешность данных методов не превышает 3 %. По сравнению с результатами, полученными без учета одновременного переключения, уменьшение минимальной задержки достигает 50 %, а пессимистичность оценки пикового тока комбинационных схем уменьшается в среднем на 50-55 %.

• Просмотров: 2215 | Комментариев : 0

Переход на уровень нанометровых технологий с размером транзистора 32 нм и ниже приводит к формированию нового направления в наноэлектронике - проектирование на основе транзисторов с вертикальным затвором (FinFET). При уменьшении размеров транзисторов до 32 нм и ниже применение FinFET-технологии становится одним из немногих способов повышения быстродействия и снижения потребляемой мощности. Данное направление меняет маршрут проектирования и требует разработки новых подходов как в логическом, так и в топологическом проектировании. Традиционный подход к проектированию микроэлектронных систем основывается на независимом решении задач логического и топологического проектирования. Однако совмещение логического и топологического синтеза приводит к значительному увеличению размерности задачи, что, в свою очередь, сказывается на времени проектирования. Разработаны алгоритмы логического анализа и синтеза микроэлектронных схем с FinFET-технологией при совместном решении проблем логического и топологического синтеза. Проблема сокращения размерности задачи решена путем введения ограничений на топологическую реализацию при совмещении логического и топологического синтеза. Ограничения осуществляются за счет разработки и использования регулярного топологического шаблона с фиксированной топологией в нижних слоях. Предложенный подход позволяет уменьшить количество правил проектирования в сотни тысяч раз (в зависимости от сложности схемы) по сравнению с нерегулярными структурами, а применение IG FinFET-транзисторов обеспечивает лучшие характеристики по быстродействию и мощности по сравнению со стандартной КМОП-технологией.

• Просмотров: 2467 | Комментариев : 0