Персоналии

Совершенствование элементной базы в сторону снижения транзисторов в исходных структурах при одновременном увеличении энергоэффективности разрабатываемых узлов - актуальная задача. В работе рассмотрены энергоэффективные триггеры на КМОП-транзисторах с инверторной запоминающей ячейкой и управляющей схемой с Z -состоянием: одноступенчатые D -триггеры, триггеры с динамическим управлением, JK -триггеры, Т -триггеры, D -триггеры со сбросом. Триггеры работоспособны благодаря сочетанию сильных и слабых транзисторов. Исследованы параметры D -триггера с инверторной запоминающей ячейкой в зависимости от тока насыщения МОП-транзисторов инвертора в цепи положительной обратной связи. Показано, что изменение тока насыщения может в значительной мере влиять на задержку распространения, рассеиваемую мощность, пороги срабатывания и гистерезис. Наличие гистерезиса повышает помехоустойчивость схем на таких элементах. Изучены схемы сдвигового регистра, асинхронного двоичного счетчика, счетчика Джонсона, синхронного двоичного счетчика, выполненные на триггерах с инверторной запоминающей ячейкой. Сравнение параметров разработанных схем со схемами на стандартных логических элементах показало существенное преимущество по энергоэффективности схем с инверсной запоминающей ячейкой перед схемами на стандартных логических элементах: по рассеиваемой мощности в 1,5-3,8 раза, по задержке распространения в 1,1-2,0 раза, по количеству транзисторов в 1,7-2,0 раза, по энерготопологическому параметру в 3,0-8,2 раза.

• Просмотров: 1237 | Комментариев : 0

Для развития рынка современной микроэлектроники требуются методы, позволяющие непрерывно увеличивать производительность, энергоэффективность полупроводниковых изделий и одновременно уменьшать занимаемую минимальную площадь кристалла с сохранением его функциональности. Поэтому интеграция энергонезависимых элементов - мемристоров - и КМОП-технологии и создание методов синтеза цифровых схем с мемристорными функциональными узлами - мемристорная логика (МеМОП-логика) - являются актуальными задачами. В работе предложен блочный метод синтеза гибридных МеМОП-схем, использующий карты минтермов, что позволяет одновременно синтезировать МеМОП-схему и оптимизировать ее. Приведены примеры синтеза комбинационной (Исключающее ИЛИ) и последовательностной ( RS -триггера) схем. Рассмотрены существующие и новые варианты решений задач синтеза комбинационных и последовательностных интегральных схем с мемристорами. Показано, что средняя рассеиваемая мощность RS -триггера составляет 7,7 мкВт для стандартной логики и 2,2 мкВт для логики на мемристорах. Потребляемая мощность схемы Исключающее ИЛИ равна 13 мкВт для стандартной логики и 9,2 мкВт для логики на мемристорах.

• Просмотров: 937 | Комментариев : 0

Создание методов совершенствования триггерных схем с целью снижения числа транзисторов и увеличения их энергоэффективности является актуальной задачей. Для развития современной микроэлектроники требуются методы, позволяющие синтезировать энергоэффективные триггерные схемы, которые имеют наименьшую рассеиваемую мощность, высокое быстродействие и занимают минимальную площадь кристалла с сохранением своей функциональности. В работе представлен блочный метод синтеза триггерных схем. Показано, что использование карт минтермов в данном методе позволяет одновременно синтезировать триггерную схему и оптимизировать ее. Метод рассмотрен на примерах синтеза одно- и двухступенчатых D -, RS -, JK -, T -триггеров. Проведено сравнение полученных триггеров со стандартными триггерными схемами на логических элементах по энергоэффективности. Показано, что использование предложенного метода позволяет достигнуть значительного улучшения (в среднем в 2-4 раза) энергоэффективности триггерных схем.

• Просмотров: 1192 | Комментариев : 0