Мемристорная логика в цифровой схемотехнике

Для развития рынка современной микроэлектроники требуются методы, позволяющие непрерывно увеличивать производительность, энергоэффективность полупроводниковых изделий и одновременно уменьшать занимаемую минимальную площадь кристалла с сохранением его функциональности. Поэтому интеграция энергонезависимых элементов - мемристоров - и КМОП-технологии и создание методов синтеза цифровых схем с мемристорными функциональными узлами - мемристорная логика (МеМОП-логика) - являются актуальными задачами. В работе предложен блочный метод синтеза гибридных МеМОП-схем, использующий карты минтермов, что позволяет одновременно синтезировать МеМОП-схему и оптимизировать ее. Приведены примеры синтеза комбинационной (Исключающее ИЛИ) и последовательностной ( RS -триггера) схем. Рассмотрены существующие и новые варианты решений задач синтеза комбинационных и последовательностных интегральных схем с мемристорами. Показано, что средняя рассеиваемая мощность RS -триггера составляет 7,7 мкВт для стандартной логики и 2,2 мкВт для логики на мемристорах. Потребляемая мощность схемы Исключающее ИЛИ равна 13 мкВт для стандартной логики и 9,2 мкВт для логики на мемристорах.
Анастасия Алексеевна Кулакова
Южный федеральный университет, г. Таганрог, Россия
Евгений Борисович Лукьяненко
Южный федеральный университет, г. Таганрог, Россия
Поделиться