Совершенствование элементной базы в сторону снижения транзисторов в исходных структурах при одновременном увеличении энергоэффективности разрабатываемых узлов - актуальная задача. В работе рассмотрены энергоэффективные триггеры на КМОП-транзисторах с инверторной запоминающей ячейкой и управляющей схемой с Z -состоянием: одноступенчатые D -триггеры, триггеры с динамическим управлением, JK -триггеры, Т -триггеры, D -триггеры со сбросом. Триггеры работоспособны благодаря сочетанию сильных и слабых транзисторов. Исследованы параметры D -триггера с инверторной запоминающей ячейкой в зависимости от тока насыщения МОП-транзисторов инвертора в цепи положительной обратной связи. Показано, что изменение тока насыщения может в значительной мере влиять на задержку распространения, рассеиваемую мощность, пороги срабатывания и гистерезис. Наличие гистерезиса повышает помехоустойчивость схем на таких элементах. Изучены схемы сдвигового регистра, асинхронного двоичного счетчика, счетчика Джонсона, синхронного двоичного счетчика, выполненные на триггерах с инверторной запоминающей ячейкой. Сравнение параметров разработанных схем со схемами на стандартных логических элементах показало существенное преимущество по энергоэффективности схем с инверсной запоминающей ячейкой перед схемами на стандартных логических элементах: по рассеиваемой мощности в 1,5-3,8 раза, по задержке распространения в 1,1-2,0 раза, по количеству транзисторов в 1,7-2,0 раза, по энерготопологическому параметру в 3,0-8,2 раза.
1. Угрюмов Е.П. Цифровая схемотехника. – СПб.: БХВ-Петербург, 2001. – 528 с.
2. Berkel K.V. Beware the isochronic fork // Integration, the VLSI journal. – 1992. – Vol. 13. – P. 103–128.
3. Sutherland I.E. Micropipelines // Communications of the ACM. – 1989. – Vol. 32. – No. 6. – P. 720–738.
4. Старых А.А., Ковалев А.В. Оптимизация построения асинхронного сумматора // Электронная техника. Сер. 2. Полупроводниковые приборы. – 2014. – Вып. 3 (234). – С. 51–55.
5. Harris D., Harris S. Digital design and computer architecture. – USA: Elsevier, Inc., 2013. – 675 p.
6. Рабаи Ж.М., Чандракасан А., Николич Б. Цифровые интегральные схемы. Мето-дология проектирования. – 2-е изд. – M.: OOO «И.Д. Вильямс», 2007. – 912 с.
7. Бойко В.И., Гуржий А.Н., Жуйков А.А. Схемотехника электронных систем. Циф-ровые устройства. – СПб.: БХВ – Петербург, 2004. – 512 с.
8. Зельдин Е.А. Триггеры. – М.: Энергоатомиздат, 1983. – 96 с.
9. Ракитин В.В. Интегральные схемы на КМОП-транзисторах. – М., 2007. – 307 с.
10. Старых А.А. Метод синтеза функциональных блоков комбинационных схем с ис-пользованием минтермов и макстермов // Электронная техника. Сер. 2. Полупроводнико-вые приборы. – 2015. – Вып. 2–3 (236–237). – С. 63–69.