Энергоэффективные КМОП-триггеры с инверторной запоминающей ячейкой

Совершенствование элементной базы в сторону снижения транзисторов в исходных структурах при одновременном увеличении энергоэффективности разрабатываемых узлов - актуальная задача. В работе рассмотрены энергоэффективные триггеры на КМОП-транзисторах с инверторной запоминающей ячейкой и управляющей схемой с Z -состоянием: одноступенчатые D -триггеры, триггеры с динамическим управлением, JK -триггеры, Т -триггеры, D -триггеры со сбросом. Триггеры работоспособны благодаря сочетанию сильных и слабых транзисторов. Исследованы параметры D -триггера с инверторной запоминающей ячейкой в зависимости от тока насыщения МОП-транзисторов инвертора в цепи положительной обратной связи. Показано, что изменение тока насыщения может в значительной мере влиять на задержку распространения, рассеиваемую мощность, пороги срабатывания и гистерезис. Наличие гистерезиса повышает помехоустойчивость схем на таких элементах. Изучены схемы сдвигового регистра, асинхронного двоичного счетчика, счетчика Джонсона, синхронного двоичного счетчика, выполненные на триггерах с инверторной запоминающей ячейкой. Сравнение параметров разработанных схем со схемами на стандартных логических элементах показало существенное преимущество по энергоэффективности схем с инверсной запоминающей ячейкой перед схемами на стандартных логических элементах: по рассеиваемой мощности в 1,5-3,8 раза, по задержке распространения в 1,1-2,0 раза, по количеству транзисторов в 1,7-2,0 раза, по энерготопологическому параметру в 3,0-8,2 раза.
Анастасия Алексеевна Кулакова
Южный федеральный университет, г. Таганрог, Россия
Евгений Борисович Лукьяненко
Южный федеральный университет, г. Таганрог, Россия
Поделиться