При производстве радиационно стойкой электронной компонентной базы необходимо уделять особое внимание одиночным эффектам ввиду постоянно увеличивающейся плотности элементов на микросхеме. Исследовано влияние внедренного в 90-нм объемную КМОП-структуру глубокого изолирующего n -кармана на устойчивость к тиристорному эффекту, вызванному воздействием тяжелых заряженных частиц. Рассмотрена целесообразность использования такой технологии при разработке конструкции ячейки памяти, которая обеспечивает исключение тиристорного защелкивания и имеет минимальную площадь. Проанализировано влияние глубокого n -кармана на минимальное расстояние от истока транзистора до контакта к карману, при котором защелка гарантированно образуется. Установлено, что при малом расстоянии, равном 0,12 мкм, между n - и p -канальными транзисторами изоляция p -кармана не дает ожидаемого эффекта с точки зрения формирования паразитной тиристорной структуры, поскольку ток в данном случае протекает в приповерхностной области под мелкой щелевой изоляцией и слабо зависит от ширины базы p - n - p -транзистора. Показано, что при попадании частицы в истоковую область n -канального транзистора изоляция p -кармана может оказывать негативное влияние на чувствительность объемной КМОП-структуры к тиристорному эффекту. При этом пороговое расстояние между истоком и контактом к карману в структуре с глубоким карманом примерно на 0,6 мкм ниже, чем в стандартной структуре. Рассмотренную структуру с глубоким n -карманом не рекомендуется использовать в радиационно стойкой электронной компонентной базе для подавления тиристорной защелки.
1. Чумаков А.И. Действие космической радиации на ИС. – М.: Радио и связь, 2004. – 320 с.
2. Таперо К.И., Улимов В.Н., Членов А.М. Радиационные эффекты в кремниевых ин-тегральных схемах космического применения. – М.: БИНОМ, Лаборатория знаний, 2014. – 304 с.
3. Dodds N.A. Single event latchup: hardening strategies, triggering mechanisms, and testing considerations: Ph. D., Graduate School of Vanderbilt University, Nashville, TN. – 2012. – 130 p.
4. Muth W. Matrix method for latch-up free demonstration in a triple-well bulk-silicon tech-nology // IEEE Transactions on Nuclear Science. – 1992. – Vol. 39. – N. 3. – P. 396–400.
5. Investigation of external latchup robustness of dual and triple well designs in 65nm bulk cmos technology / D. Kontos, K. Domanski, R. Gauthier et al. // Proc. of the International Relia-bility Physics Symposium. – 2006. – P. 145–150.
6. Latchup in merged triple well structure / S. Voldman, E. Gebreselasie, M. Zjerak et al. // IEEE International Reliability Physics Symposium. – 2005. – P. 129–136.
7. Elimination of single event latchup in 90nm SRAM technologies / H. Puchner, R. Kapre, S. Sharifzadeh et al. // Proc. of the International Reliability Physics Symposium. – 2006. – P. 721–722.
8. Radiation and reliability characterization of a multiplexer family using a 0.35μm triple-well CMOS technology / A. Wilson, D. Kerwin, T. Richardson et al. // Radiation Effects Data Workshop. – 2011. – P. 1–7.
9. Dinkins C.A. Qualitative characterization of single-event transient and latchup trends in 180 nm CMOS technology // MS Thesis. – Graduate School of Vanderbilt University, Nashville, TN. – 2011. – 102 p.
10. Gasiot G., Giot D., Roche P. Multiple cell upsets as the key contribution to the total SER of 65 nm CMOS SRAMs and its dependence on well engineering //IEEE Transactions on Nucle-ar Science. – 2007. – Vol. 54. – N. 6. – P. 2468–2473.