Для отладки проектов цифровых микроэлектронных систем необходимо формирование некоторого набора тестовых воздействий на моделируемую систему с целью проверки правильности ее функционирования. Для большого количества цифровых систем характерно выполнение последовательности функций из конечного алфавита. В работе определена частичная полугруппа на множестве допустимых последовательностей функций. Допустимые последовательности формализованы путем введения графа функций, задающего возможные для выполнения функции для различных состояний цифровой системы. Граф функций совместно с множествами входных взаимодействий для каждой функции задают спецификацию внешнего поведения цифровой системы Установлено, что если допустимость последовательного выполнения двух функций зависит от выполненных ранее функций и состояния цифровой системы, то некоторые функции должны быть разделены на подфункции. Показано, что набор отладочных тестов должен включать в себя как проверку выполнения последовательностей функций, так и правильность выполнения каждой функции с различными наборами параметров
1. Keresztes P., Tukacs A., Török M. A multi valued logic VHDL package for switch level simulation of novel digital CMOS Circuits // 2018 Inter. Conf. on Recent Innovations in Electrical, Electronics & Communication Engineering (Bhubaneswar, India, 2018). 2018. P. 25–28.
2. Lin Yi-Li, Su Alvin W.Y. Functional verification for SoC software/hardware Co-design: from virtual platform to physical platform // 2011 IEEE International SOC Conference. 2011. P. 201–206.
3. Software Hardware Co-Simulation and Co-Verification in Safety Critical System Design / Shi Jin, Liu, Weichao, Jiang Ming el al. // 2013 IEEE International Conference on Intelligent Rail Transportation. 2013.
P. 71–74.
4. Nguen M.D. Hardware/software formal co-verification using hardware verification techniques // Fourth Int. Conf. on Communications and Electronics. 2012. P. 465–470.
5. Выбор платформ прототипирования для СФ-блоков и подсистем СНК / Е.М. Абрамов, А.В. Егоров, А.О. Козлов и др. // Вопросы радиоэлектроники. 2017. № 8. С. 76–83.
6. Методы и алгоритмы для логико-топологического проектирования микроэлектронных схем на вентильном и межвентильном уровне для перспективных технологий с вертикальным затвором транзистора / Г.А. Иванова, Д.И. Рыжова, С.В. Гаврилов и др. // Микроэлектроника. 2019. Т. 48. № 3.
С. 201–210.
7. Иванников А.Д., Стемпковский А.Л. Формализация задачи отладки проектов цифровых систем // Информационные технологии. 2014. № 9. С. 3–10.
8. Оллонгрен А. Определение языков программирования интерпретирующими автоматами. М.: Мир, 1977. 288 с.
9. Мальцев А.И. Алгебраические системы. М.: Наука. 1970. 392 с.
10. Иванников А.Д. Формирование отладочного набора тестов для проверки функций цифровых систем управления объектами // Мехатроника, автоматизация, управление. 2017. Т. 18. № 12. С. 795–801.