Формализация выбора отладочных тестов при проектировании цифровых микроэлектронных систем на основе проверки выполнения требуемых функций

Формализация выбора отладочных тестов при проектировании цифровых микроэлектронных систем на основе проверки выполнения требуемых функций

Раздел находится в стадии актуализации

Для отладки проектов цифровых микроэлектронных систем необходимо формирование некоторого набора тестовых воздействий на моделируемую систему с целью проверки правильности ее функционирования. Для большого количества цифровых систем характерно выполнение последовательности функций из конечного алфавита. В работе определена частичная полугруппа на множестве допустимых последовательностей функций. Допустимые последовательности формализованы путем введения графа функций, задающего возможные для выполнения функции для различных состояний цифровой системы. Граф функций совместно с множествами входных взаимодействий для каждой функции задают спецификацию внешнего поведения цифровой системы Установлено, что если допустимость последовательного выполнения двух функций зависит от выполненных ранее функций и состояния цифровой системы, то некоторые функции должны быть разделены на подфункции. Показано, что набор отладочных тестов должен включать в себя как проверку выполнения последовательностей функций, так и правильность выполнения каждой функции с различными наборами параметров
Иванников Александр Дмитриевич
Институт проблем проектирования в микроэлектронике Российской академии наук, г. Москва, Россия
Стемпковский Александр Леонидович
Институт проблем проектирования в микроэлектронике Российской академии наук, г. Москва, Россия

124498, г. Москва, г. Зеленоград, площадь Шокина, дом 1, МИЭТ, ауд. 7231

+7 (499) 734-62-05
magazine@miee.ru