Конструкции современных цифровых сложных систем в основном моделируются на нескольких языках описания аппаратных средств, например Verilog/VHDL, Spice, Verilog-A и др. Подобные языки предназначены для описания только цифрового поведения системы. Такой подход значительно ускоряет процесс проектирования и верификации. Однако аналоговые блоки, находящиеся в среде верификации, вызывают различные функциональные неточности, поскольку они не описываются должным образом. В работе предложено использовать моделирование цифроаналогового преобразователя (ЦАП) на действительных числах. Концепция заключается в описании требуемых аналоговых моделей на языке SystemVerilog и использовании их при верификации UVM вместо SPICE-моделей. Модель ЦАП проверена совместным моделированием HSPICE и SystemVerilog. Показана его применимость в средах проверки RTL. Установлено, что цифровая среда с ЦАП, смоделированная на действительных числах, работает примерно в 8 раз быстрее, чем такая же среда с моделью SPICE. В то же время разница в напряжении выходного сигнала между моделями на действительных числах и SPICE составляет менее 2 мВ.
Григорян Мушег Т.
Учебный департамент Синопсис Армения; Национальный политехнический университет Армении
Аветисян Ашот А.
Учебный департамент Синопсис Армения; Национальный политехнический университет Армении
Григорян Айк Т.
ЗАО «Синопсис Армения»; Национальный политехнический университет Армении, г. Ереван, Армения
1. Melikyan V. Simulation and optimization of digital circuits: Considering and mitigating destabilizing factors. 1st ed. Basingstoke, Springer Nature, 2018, pp. 1–124, 213–289. DOI: 10.1007/978-3-319-71637-4
2. Mixed-signal simulation user guide. Mountain View, CA. Synopsys Inc., 2014, pp. 1–134, 151–156, 213–259, 268–269.
3. Baker J.R. CMOS circuit design, layout, and simulation. 3rd ed. Hoboken, NJ, John Wiley and & Sons, 2010, pp. 965–970.
4. HSPICE reference manual. Mountain View, CA, Synopsys Inc., 2020, pp. 126–263, 374–401.
5. Kasatkin A.S., Nemcov M.V. Elektrotekhnica, Uchebnik dlya vuzov = College Textbook on Electrical Engineering. 9th ed. Moscow, Academia Publishing center, 2003, pp. 129–156. (In Russian).
6. Taraate V. System Verilog for hardware description – RTL design and verification. Gate-way East, Springer Nature Singapore Pte Ltd., 2020, pp. 11–45.
7. Cavanagh J. Verilog HDL design examples. Boca Raton, FL, Taylor & Francis Group, LLC, 2018, pp. 1–109, 146–176.
8. Verilog-A reference manual. Palo Alto, CA, Agilent Technologies, Sept. 2004, pp. 2-1–5-4.