При записи в ПЗУ ряда зашивок ПЛИС возникает необходимость уменьшения объема конфигурационных данных. Это позволяет уменьшить топологический размер блока ПЗУ на кристалле. Существующие алгоритмы компрессии конфигурационных данных базируются на поиске энтропии случайного набора прошивок. В работе предложен механизм компрессии и декомпрессии конфигурационных данных ПЛИС, основанный на особенностях архитектуры. Показано, что поток конфигурационных данных имеет некоторые закономерности, обусловленные большим количеством «запрещенных» состояний в наборе конфигурационных данных, когда образуются недопустимые связи логических элементов. Предложен алгоритм компрессии и декомпрессии потока конфигурационных данных ПЛИС, базирующийся на анализе архитектуры ПЛИС и составлении таблицы перекодировки с помощью команд префиксного кода. Преимуществом алгоритма является поиск наиболее повторяющихся комбинаций на основе анализа архитектуры ПЛИС вместо поиска энтропии случайного набора конфигурационных данных. Алгоритм декодирования характеризуется относительной простотой, что позволяет сэкономить аппаратные ресурсы для реализации механизма декомпрессии.
-
Ключевые слова:
алгоритм компрессии, конфигурационные данные ПЛИС, префиксное кодирование
-
Библиографическая ссылка:
Кузьминов И.В., Лосев В.В., Новожилов И.С., Чаплыгин Ю.А. Алгоритм компрессии и декомпрессии потока конфигурационных данных ПЛИС // Изв. вузов. Электроника. – 2019. – Т. 24. – № 6. – С. 610–618. DOI: 10.24151/1561-5405-2019-24-6-610-618
Кузьминов Игорь Васильевич
Национальный исследовательский университет «МИЭТ», г. Москва, Россия; АО «Научно-исследовательский институт молекулярной электроники», г. Москва, Россия
Новожилов Иван Сергеевич
Национальный исследовательский университет «МИЭТ», г. Москва, Россия; АО «Научно-исследовательский институт молекулярной электроники», г. Москва, Россия
1. Шалтырев В.А., Шалтырев К.А., Шагурин И.И. Динамическая реконфигурация ПЛИС с ис-пользованием сжатых битовых потоков // Изв. вузов. Электроника. – 2009. – №2(76). – С. 43–50.
2. Hemnath P., Prabhu V. Compression of FPGA bitstreams using improved RLE algorithm // 2013
Intern. Conf. on Information Communication and Embedded Systems (ICICES). IEEE. – 2013. – P. 834–839.
3. Hauck S., Wilson W.D. Runlength compression techniques for FPGA configurations // In Proc. IEEE Symp. Field Program. Custom Comput. Mach. IEEE. – 1999. – P. 286–287.
4. Dandalis A., Prasanna V.K. Configuration compression for FPGA-based embedded systems // IEEE Trans. Very Large Scale Integr. (VLSI) Syst. – 2005. – Vol. 13. – Iss. 12. – P. 1394–1398.
5. Rui Yu, Yibin Li. Compression of FPGA bitstreams using a novel bitmask and RLE algorithm // Interna-tional Journal of Advanced Computational Engineering and Networking. – 2015. – Vol. 3. – Iss. 4. – P. 17–22.
6. Марков А.А. Введение в теорию кодирования. – М.: Наука, 1982. – 192 с.
7. Левитин А.В. Жадные методы: алгоритм Хаффмана // Алгоритмы. Введение в разработку и ана-лиз. – М.: Вильямс, 2006. – Гл. 9. – С. 392–398.
8. Choueka Y., Fraenkel A., Klein S., Segal E. Improved hierarchical bit-vector compression in document retrieval systems // Proc. of ACM Conf. on Research and Development in Information Retrieval. – 1986. – P. 88–96.