Рассмотрены возможности применения различных методов для повышения сбое- и отказоустойчивости блоков статических ОЗУ. Предложены варианты комбинированного использования контроля четности, корректирующих кодов, введения резервных колонок запоминающих элементов. Приведены оценки эффективности предлагаемых комбинированных методов. На примере проектирования блока статического ОЗУ емкостью 4К´128 бит, изготовленного по 28-нм технологии, получены количественные оценки технических характеристик блоков памяти, разработанных с применением этих методов. Результаты проведенных исследований могут быть использованы при разработке встроенных блоков памяти для применения в составе сбоеустойчивых систем на кристалле.
Щигорев Леонид Алексеевич
ЗАО Научно-технический центр «Модуль» (г. Москва); Национальный исследовательский ядерный университет «МИФИ»
1. Зебрев Г.И. Радиационные эффекты в интегральных схемах высокой степени интеграции. – М.: НИЯУ МИФИ, 2010. – 148 c.
2. Юдинцев В. Радиационно-стойкие интегральные схемы. Надежность в космосе и на Земле // Электроника: Наука, Технология, Бизнес. – 2007. – №5. – С. 72–77.
3. Ачкасов В.Н., Смерек В.А., Уткин Д.М., Зольников В.К. Методы обеспечения стойкости микросхем к одиночным событиям при проектировании радиационно-стойких микросхем // V Всероссийская науч.-техн. конф. «Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС)»: сб. тр. – М.: ИППМ РАН, 2012. – С. 634–637.
4. Еремеев П.М. Использование кода Хэмминга для исправления двойных сбоев в смежных разрядах памяти в аппаратуре космического назначения // Изв. вузов. Электроника. – 2015. – Т. 20. – № 3. – С. 321–322.
5. Краснюк А.А., Петров К.А. Особенности применения методов помехоустойчивого кодирования в суб-100-нм микросхемах памяти для космических систем // V Всероссийская науч.-техн. конф. «Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС)»: сб. тр. – М.: ИППМ РАН, 2012. – С. 638–641.
6. Built in self repair for embedded high density SRAM / Kim I., Zorian Y., Komoriya G. et al. // Proc. of International Test Conf. – 1998. – P. 1112–1119.
7. Chang D.-M., Li J.-F., Huang Y.-J. A built-in redundancy-analysis scheme for random access memories with two-level redundancy // J. of Electronic Testing-Theory and Applications. – 2008. – Vol. 24. – P. 181–192.
8. Hamming R.W. Error detecting and correcting codes // Bell Syst. Tech. J. – 1950. – Vol. 29. – P. 147–160.