Схемотехническое проектирование электронных устройств для жестких условий эксплуатации требует наличия SPICE-моделей электронных компонентов, учитывающих влияние сверхнизкой и сверхвысокой температуры окружающей среды. Однако стандартные SPICE-модели компонентов в коммерческих версиях SPICE-подобных симуляторов обеспечивают достаточную точность в ограниченном температурном диапазоне (-60…+150 °С) и не могут применяться для расчета электронных схем в диапазоне температур от сверхнизких до сверхвысоких. В работе представлены модифицированные Low-T и High-T SPICE-модели полевых транзисторов со структурой MOSFET и JFET, предназначенные для расчета электронных схем в диапазоне температур от сверхнизких до сверхвысоких (-200…+300 °С). Все модели построены с использованием универсального подхода, который заключается в добавлении в базовую SPICE-модель приборов дополнительных выражений для температурно-зависимых параметров модели. Разработана процедура экстракции параметров SPICE-моделей на основе результатов измерений или TCAD-моделирования стандартного набора ВАХ и ВФХ в широком диапазоне температур. Погрешность описания статических ВАХ MOSFET- и JFET-транзисторов не превышает 10-12 % в диапазоне температур -200...+300 °С.
1. Extreme environment electronics / Ed. by J.D. Cressler, H.A. Mantooth CRC Press, 2017. 976 p.
2. Compact modeling of 0.35 µm SOI CMOS technology node for 4 K DC operation using Verilog-A / K. Akturk, M. Peckerar, S. Otbhare et al. // Journal Microelectronic Engineering. 2010. Vol. 87. Iss. 12. P. 2518–2524.
3. Petrosyants K.O. Compact device models for BiCMOS VLSIs simulation in the extended temperature range (from –200 °C to +300 °C) // 2018 24rd International Workshop on Thermal Investigations of ICs and Systems (THERMINIC). IEEE. 2018. P. 1–6.
4. Mousa R., Planson D., Morel H., Raynaud C. High temperature characterization of SiC-JFET and modelling // In 2007 European Conference on Power Electronics and Applications. IEEE. 2007. P. 1–10.
5. Characterization of SiC JFET for temperature dependent device modeling / T. Funaki, A.S. Kashyap, H.A. Mantooth et al. // 2006 37th IEEE Power Electronics Specialists Confe-rence. IEEE. 2006. P. 1–6.
6. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors / O.V. Dvorni-kov, V.L. Dziatlau, N.N. Prokopenko et al. // In Control and Communications (SIBCON): 2017 International Siberian Conference on. IEEE. 2017. P. 1–6.
7. Automation of parameter extraction procedure for Si JFET SPICE model in the −200…+110°C temperature range / K.O. Petrosyants, M.R. Ismail-zade, L.M. Sambursky et al. // In Electronic and Networking Technologies (MWENT): 2018 Moscow Workshop on. IEEE. 2018. P. 1–5.
8. Петросянц К.О., Исмаил-Заде М.Р., Самбурский Л.М. Особенности моделирова-ния ВАХ JFET-транзисторов в диапазоне криогенных температур // Изв. вузов. Электро-ника. 2019. Т. 24. № 2. С. 174–184.
9. The operation of 0.35 μm partially depleted SOI CMOS technology in extreme environ-ments / Y. Li, G. Niu, J.D. Cressler et al. // Solid-State Electronics. 2003. Vol. 47. No. 6. P. 1111–1115.