Рассмотрен метод обеспечения эффективной динамической частичной реконфигурируемости аппаратуры высокопроизводительного систолического матричного процессора. В аппаратуру вычислительной системы интегрирована система адресации процессорных элементов, а также введена глобальная межпроцессорная коммутация, обеспечивающая эффективность процесса реконфигурации аппаратуры системы, ее энергоэффективность и производительность в целом.