Особенности интерфейса устройства тестового диагностирования памяти DDR SDRAM

Схема синхронизации при вводе-выводе играет важную роль с целью достижения максимальной скорости и достоверности передачи данных при функционировании памяти. В работе представлена архитектура интерфейса устройства тестового диагностирования синхронной памяти с двойной скоростью передачи данных (DDR SDRAM). Показано, что предлагаемые компоненты интерфейса обеспечивают формирование двунаправленного синхросигнала для стробирования записываемых и считываемых данных при выполнении тестового диагностирования микросхем и устройств памяти DDR SDRAM. По сравнению с традиционными методами предлагаемые компоненты интерфейса выполнены на интегральных электронных элементах, что позволяет уменьшить их габариты и снизить энергопотребление. Установлено, что при применении многофазной системы синхронизации для реализации интерфейса можно исключить использование линий задержки, недостатками которых являются большие габаритные размеры и сложность изменения времени задержки. Рассмотренные компоненты интерфейса предназначены для применения в устройствах тестового диагностирования, имеющих мультипроцессорную структуру, что способствует повышению быстродействия формирования тестовых воздействий и эталонных реакций. Выполненное функциональное моделирование и отладка формирователей стробирующих сигналов подтверждают осуществимость конструкций. Предлагаемый интерфейс позволяет выполнять тестовое диагностирование современных быстродействующих микросхем и модулей полупроводниковой памяти на рабочей частоте, в связи с чем повышается уровень достоверности полученных результатов. Компоненты интерфейса могут применяться при производстве средств тестового диагностирования современных быстродействующих запоминающих устройств.
Сергей Васильевич Волобуев
Волгоградский государственный аграрный университет, г. Волгоград, Россия
Владимир Григорьевич Рябцев
Волгоградский государственный аграрный университет, г. Волгоград, Россия
Поделиться