Подзатворный диэлектрик является одним из ключевых элементом конструкции субмикронных МОП-транзисторов, от которого зависит надежность его работы. Пробой диэлектрика приводит к потере функционирования транзистора и выходу из строя всей ИС или сбою в ее работе. Поэтому оценке дефектности подзатворного диэлектрика и времени его наработки до отказа уделяется особое внимание. В работе определяется время наработки до отказа подзатворного диэлектрика МОП-транзисторов на основе метода времязависимого пробоя диэлектрика с использованием термомеханической модели ( E -модели). В качестве статистики распределения отказов использовано распределение Вейбулла, полученное для интегрального распределения отказов выборки технологических тестовых структур, измеренных при высоких значениях напряжения и температуры. Исследования выполнены на тестовых структурах, представляющих собой МОП-конденсаторы с толщиной подзатворного диэлектрика 5 нм. Тестовые структуры созданы по серийной технологии 65 нм и размещены в тестовом кристалле совместно с ИС на одной пластине. Разработано программное обеспечение, позволяющее проводить ускоренные измерения в автоматическом режиме. В результате проведенных исследований определены параметры термомеханической модели отказа, получены зависимости времени наработки до отказа подзатворного диэлектрика от условий эксплуатации. Установлено, что для исследуемых тестовых структур возможно возникновение как полного, так и частичного пробоя диэлектрика. Данный метод контроля может применяться для прогнозирования долгосрочной надежности подзатворного диэлектрика суб-100-нм МОП-транзисторов, а также для аттестации технологических процессов его производства.
1. Jedec Standart JEP001–2A. Foundry process qualification guidelines – front end transis-tor level. – 2018. – September. – 36 р.
2. Stathis J.H., Linder B.P., Rodríguez R., Lombardo S. Reliability of ultra-thin oxides in CMOS circuits // Microelectronics Reliability. – 2003. – Vol. 43. – No. 9–11. – P. 1353–1360.
3. Бенедиктов А.С., Игнатов П.В., Михайлов А.А., Г. Потупчик А.Г. Оценка надеж-ности КНИ МОП-транзисторов с нормами 0,18 мкм при повышенных температурах // Микроэлектроника. – 2018. – Т. 47. – № 5.– С. 38–43.
4. Экспрессный контроль надежности подзатворного диэлектрика полупроводнико-вых приборов / В.А. Солодуха, В.А. Пилипенко, Г.Г. Чигирь и др. // Приборы и методы измерений. – 2018. – Т. 9. – № 4. – С. 306–313. DOI: 10.21122/2220-9506-2018-9-4-306-313.
5. Сивченко А.С. Методика определения дефектности подзатворного диэлектрика с использованием ускоренных испытаний тестовых структур // Изв. вузов. Электроника. – 2015. – Т. 20. – № 3. – С. 304–312.
6. Сивченко А.С. Разработка методики анализа дефектности подзатворного диэлек-трика на тестовых структурах в составе пластин // Проблемы разработки перспективных микро- и наноэлектронных систем: сб. тр. / под общ. ред. академика РАН А.Л. Стемпков-ского. – М.: ИППМ РАН, 2014. – Ч. II. – С. 145–150.
7. Dumin D.J. Oxide reliability: A summer of silicon oxide wearout, breakdown and relia-bility. – World Scientific, 2002. – 270 p.
8. TDDB reliability prediction based on the statistical analysis of hard breakdown including multiple soft breakdown and wear-out / S. Sahhaf, R. Degraeve, Ph.J. Roussel et al. // Proc. of the 2007 IEEE International Electron Devices Meeting. – 2007. – P. 501–504.
9. Andreas Martin, Jochen von Hagen, Glenn B. Alers. Ramped current stress for fast and reliable wafer level reliability monitoring of thin gate oxide reliability // Microelectronics Relia-bility. – 2003. – Vol. 43. – P. 1215–120.
10. McPherson J.W. Time dependent dielectric breakdown physics – Models revisited // Microelectronics Reliability. – 2012. – Vol. 52. – Iss. 9–10. – P. 1753–1760.
11. Jedec Standart JESD 92. Procedure for characterizing time depend dielectric breakdown of ultra-thin gate dielectrics. – August 2003. – 32 p.