Программно-аппаратный комплекс для ускорения функциональной верификации систем на кристалле

Раздел находится в стадии актуализации

Для решения задачи ускорения процесса верификации цифровых устройств ведущие разработчики САПР создают специализированные программно-аппаратные комплексы – эмуляторы, позволяющие воспроизводить функционал RTL-описания аппаратуры со скоростью симуляции единицы мегагерц. Такая скорость обеспечивает на несколько порядков меньшее время выполнения тестов по сравнению с логической симуляцией. Однако в связи с высокой стоимостью эмуляторы могут использовать только крупные компании. В работе предложена структура и прототип технической реализации программно-аппаратного комплекса для ускорения функциональной верификации сложнофункциональных блоков и систем на кристалле на основе доступных для разработчиков средств проектирования, что позволит снизить стоимость решений для ускорения верификации и упростить их применение. Ускорение достигнуто за счет переноса вычислений результатов воздействий тестируемого устройства из симулятора в эмулируемое в ПЛИС устройство и взаимодействия симулятора и тестируемого устройства посредством программного интерфейса. С использованием предложенной структуры программно-аппаратного комплекса реализован прототип, оценка производительности которого показала восьмикратное сокращение времени моделирования. Полученный результат свидетельствует о перспективности продолжения исследований в данном направлении.
Солодовников Андрей Павлович
Национальный исследовательский университет «МИЭТ», Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1
Переверзев Алексей Леонидович
Национальный исследовательский университет «МИЭТ», Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1
Силантьев Александр Михайлович
Национальный исследовательский университет «МИЭТ», Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1

124498, г. Москва, г. Зеленоград, площадь Шокина, дом 1, МИЭТ, ауд. 7231

+7 (499) 734-62-05
magazine@miee.ru