Метод выравнивания отклонения сигнала для цифровых линий задержки

В настоящее время проблема отклонения тактового сигнала критична в ИС, работающих в нестандартных условиях. Это означает, что внешние условия (дрейф напряжения, температуры) могут быть изменены после калибровки. Скорость передачи данных достигает десятков гигагерц, и даже незначительное отклонение тактового сигнала может привести к потере данных. Поэтому конструкция линий задержки должна обеспечивать высокую устойчивость к изменениям процесса, температуры и напряжения. В работе предложена цифровая линия задержки, которая управляет током, протекающим через ячейки задержки, в результате изменения напряжения затвор-исток транзисторов. Для определения изменения задержки одиночного инвертора добавлена ячейка датчика. Показано, что устройство Исключающее ИЛИ обнаруживает изменение задержки схемы, сравнивая разности входного и выходного сигналов. Пара фильтр нижних частот - усилитель управляет током, который используется для генерации напряжения для ячеек задержки. Моделирование предложенной цифровой линии задержки схемы показало улучшение диапазона отклонения до 56,04 % при дрейфах температуры и напряжения с охватом вариаций процесса Монте-Карло 4,5 сигма. Площадь схемы цифровой линии задержки увеличена примерно на 23,1 % за счет добавления петли обратной связи.

Метод выравнивания отклонения сигнала для цифровых линий задержки

Акоп Тигранович Костанян
Национальный политехнический университет Армении; ЗАО «Синопсис Армения»
Поделиться