Моделирование влияния расположения кармана на параметры транзисторов в КМОП ИС с технологическими нормами менее 130 нм

Моделирование влияния расположения кармана на параметры транзисторов в КМОП ИС с технологическими нормами менее 130 нм

В связи с сокращением длительности технологического процесса при производстве интегральных схем эффекты, связанные с расположением КМОП-транзисторов, оказывают значительное влияние на характеристики транзистора. Моделирование влияния эффекта близости кармана (Well Proximity Effect, WPE) на ранних этапах позволяет ускорить проектирование ИС путем уменьшения количества итераций корректировки схемы, происходящих в результате учета эффекта WPE на этапе топологии. В работе предложено характеризовать эффект WPE вновь введенным параметром, зависящим только от профиля распределения легирующей примеси в подзатворной области транзистора. Проведено моделирование учета влияния эффекта WPE на характеристики КМОП-транзистора в схеме токового зеркала при разном расположении транзистора относительно границы кармана. Для проверки полученной модели выполнено ее сравнение с моделью, основанной на результатах тестирования реальных транзисторов в среде автоматического проектирования Cadence Virtuoso. Результаты эксперимента показали совпадение характера и количественную корреляцию эмпирической зависимости и зависимости, полученной путем вычислений по новой модели. Это позволит решать задачу компенсации эффекта WPE на ранних этапах проектирования ИС.
Антон Александрович Чердинцев
Московский физико-технический институт (национальный исследовательский университет), г. Долгопрудный, Россия АО «ПКК Миландр», г. Москва, Россия
Глеб Анатольевич Ковалев
Московский физико-технический институт (национальный исследовательский университет), г. Долгопрудный, Россия АО «ПКК Миландр», г. Москва, Россия
Поделиться