В современных коммуникативных устройствах разработчики ИС широко используют схемы управления питанием. Включение в состав ИС линейных регуляторов напряжения не только позволяет формировать уровни напряжения, но и дополнительно помогает получать более чистое внутреннее питающее напряжение. Применение классических регуляторов приводит к низкому коэффициенту подавления шумов напряжения питания (Power Supply Rejection Ratio, PSRR), для получения приемлемых характеристик требуются особые решения. В работе рассмотрена структура LDO-регулятора (Low-Dropout) со сниженным падением напряжения между входом и выходом с улучшенным параметром PSRR. Предлагаемое решение обеспечивает уровень PSRR до 45 дБ в диапазоне 1-10 МГц частоты помехи с учетом профиля PSRR источника опорного напряжения, приводит к улучшению параметров стабильности регулятора напряжения и в итоге - к уменьшению выходных шумов LDO-регулятора.
-
Ключевые слова:
микроэлектроника, LDO-регулятор, шумы по цепям питания
-
Опубликовано в разделе:
Схемотехника и проектирование
-
Библиографическая ссылка:
Волобуев П. С., Коршунов А. В., Семенов А. Н. Интегральный регулятор напряжения, стабильный к шумам по цепям питания // Изв. вузов. Электроника. 2024. Т. 29. № 4. С. 504–513. https://doi.org/10.24151/1561-5405-2024-29-4-504-513. – EDN: HFNWDY.
-
Источник финансирования:
Работа выполнена при финансовой поддержке РНФ (грант № 23-29-00518, https://rscf.ru/project/23-29-00518/) с использованием оборудования Центра коллективного пользования «Функциональный контроль и диагностика микро- и наносистемной техники» на базе НПК «Технологический центр».
Волобуев Павел Сергеевич
НПК «Технологический центр» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1, стр. 7); Национальный исследовательский университет «МИЭТ» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1)
- Zeng Z., Ye X., Feng Z., Li P. Tradeoff analysis and optimization of power delivery networks with on-chip voltage regulation // Design Automation Conference. Anaheim, CA: IEEE, 2010. P. 831-836.
- Rincon-Mora G. A., Allen P. E. A low-voltage, low quiescent current, low drop-out regulator // IEEE Journal of Solid-State Circuits. 1998. Vol. 33. No. 1. P. 36-44. DOI: 10.1109/4.654935
- Milliken R. J., Silva-Martínez J., Sánchez-Sinencio E. Full on-chip CMOS low-dropout voltage regulator // IEEE Transactions on Circuits and Systems I: Regular Papers. 2007. Vol. 54. No. 9. P. 1879-1890. DOI: 10.1109/TCSI.2007.902615
- Lee B. S. Understanding the stable range of equivalent series resistance of LDO regulator // Analog Applications Journal. 1999. Nov. P. 14-16.
- Chen Y.-P., Tang K.-T. A fully integrated high-power-supply-rejection linear regulator with an output-supplied voltage reference // IEEE Transactions on Circuits and Systems I: Regular Papers. 2020. Vol. 67. No. 11. P. 3828-3838. DOI: 10.1109/TCSI.2020.3008031 EDN: TMRXEA
- Evolution of low drop out voltage regulator in CMOS technologies / N. B. Mustafa, S. Amin, M. B. I. Reaz et al. // Przegląd Elektrotechniczny. 2015. No. 12. Art. No. 95242. DOI: 10.15199/48.2015.12.06
- Huang C.-H., Liao W.-C. A high-performance LDO regulator enabling low-power SoC with voltage scaling approaches // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2020. Vol. 28. No. 5. P. 1141-1149. DOI: 10.1109/TVLSI.2020.2972904 EDN: FHNJDT
- An external capacitorless low-dropout regulator with high PSR at all frequencies from 10 kHz to 1 GHz using an adaptive supply-ripple cancellation technique / Y. Lim, J. Lee, S. Park et al. // IEEE Journal of Solid-State Circuits. 2018. Vol. 53. No. 9. P. 2675-2685. DOI: 10.1109/JSSC.2018.2841984
- Choe Y.-J., Nam H., Park J.-D. A low-dropout regulator with PSRR enhancement through feed-forward ripple cancellation technique in 65 nm CMOS process // Electronics. 2020. Vol. 9. Iss. 1. Art. No. 146. DOI: 10.3390/electronics9010146 EDN: QSLCWX
- PSR enhancement through super gain boosting and differential feed-forward noise cancellation in a 65-nm CMOS LDO regulator / Y.-S. Yuk, S. Jung, C. Kim et al. // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2014. Vol. 22. No. 10. P. 2181-2191. DOI: 10.1109/TVLSI.2013.2287282