Searching for new ways to improve the efficiency of integrated circuits (IC) led to the development of specialized heterogeneous configurable IC (FPGA) and systems-on-a-chip. Their key feature is an extended interpretation of standard cell library, containing ready-to-use IP cores along with standard cells. Specific customer designs require the flexibility of the configurable heterogeneous IC’s architecture and, therefore, automatic CAD clustering and placement algorithms configuration. The development of efficient configuration methods and algorithms is impossible without relying on the mathematical apparatus. In this work, such mathematical apparatus is provided. The authors described a set-theoretic model of a hierarchical project and formalized the hierarchical approach to the netlist, using the apparatus of mathematical logic, set and graph theories. The correspondence between the customers designs’ elements and FPGA’s elements has been formalized to provide fast clustering and placement configuration. The obtained results provide the basis for future efficient methods for automatic placement and clustering configuration.
1. Xilinx, Inc. Form 10-K // Investor Relations: [Web] / Xilinx. 31.03.2018. URL: http://investor.xilinx.com/static-files/13e52459-fd4c-44da-adee-19e463d02ae8 (дата обращения: 14.04.2021).
2. Эннс В. СнК, БМК или ПЛИС: выбор варианта исполнения цифровой интегральной схемы // Компоненты и технологии. 2018. № 4 (201). С. 100–102.
3. 5400ТР094 ПАЦИС // ДЦ СОЮЗ: [Электронный ресурс]. 2020. URL: https://dcsoyuz.ru/ products/pais/art/1605 (дата обращения: 13.04.2021).
4. iCE40LM family data sheet // Lattice Semiconductor Corp.: [Web]. 2020. URL: http://www.latticesemi.com/view_document?document_id=50152 (дата обращения: 13.04.2021).
5. Фролова П.И., Чочаев Р.Ж., Иванова Г.А., Гаврилов С.В. Алгоритм размещения с оптимизацией быстродействия на основе матриц задержек для реконфигурируемых сис-тем на кристалле // Проблемы разработки перспективных микро- и наноэлектронных сис-тем (МЭС). 2020. № 1. С. 2–7. DOI: https://doi.org/10.31114/2078-7707-2020-1-2-7
6. Hauck S., DeHon A. Reconfigurable computing. Vol. 1: The theory and practice of FPGA-based computation. San Francisco, CA: Morgan Kaufmann, 2007. 944 p.
7. Харари Ф. Теория графов / под ред. Г.П. Гаврилова; пер. с англ. и предисл. В.П. Козырева. 5-е изд., доп. М.: Ленанд, 2018. 304 с.
8. Строгонов А.В., Давыдов С.И., Мотылев М.С., Быстрицкий А.В. Программируе-мая коммутация межсоединений в ПЛИС типа программируемые пользователем вентиль-ные матрицы // Вестник Воронежского государственного технического университета. 2011. Т. 7. № 8. С. 21–24.
9. Жуков Д.В., Железников Д.А., Заплетина М.А. Применение SAT-подхода к трас-сировке блоков коммутации для реконфигурируемых систем на кристалле // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2020. № 1. С. 26–32. DOI: https://doi.org/10.31114/2078-7707-2020-1-26-32
10. Wang W., Meng Q., Zhang Z. A survey of FPGA placement algorithm research // 2017 7th IEEE International Conference on Electronics Information and Emergency Communication (ICEIEC). Macau: IEEE, 2017. P. 498–502. DOI: https://doi.org/10.1109/ICEIEC.2017.8076614
11. Гаврилов С.В., Железников Д.А., Чочаев Р.Ж., Эннс В.И. Адаптация метода мо-делирования отжига для размещения элементов в базисе реконфигурируемых систем на кристалле // Электронная техника. Сер. 3. Микроэлектроника. 2018. № 4 (172). С. 55–61.
12. Гаврилов С.В., Железников Д.А., Чочаев Р.Ж., Хватов В.М. Алгоритм декомпо-зиции на основе метода имитации отжига для реконфигурируемых систем на кристалле // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2018. № 1. С. 199–204. DOI: https://doi.org/ 10.31114/2078-7707-2018-1-199-204