Моделирование блока восстановления тактовой частоты и данных на основе схемы фазовой автоподстройки частоты

Моделирование блока восстановления тактовой частоты и данных на основе схемы фазовой автоподстройки частоты

Во многих СБИС для передачи информации через нетерминированную линию используются полноамплитудные КМОП-драйверы. Пропускная способность такого межсоединения в большей степени ограничена длиной линии, а не производительностью КМОП-драйверов. Поскольку канал передачи сильно искажает передаваемую информацию, наиболее распространенное решение данной проблемы - применение блоков восстановления тактового сигнала, роль которых заключается также и в извлечении самих данных. В работе рассмотрен процесс построения блока восстановления тактовой частоты и данных на основе однопетлевой схемы фазовой автоподстройки частоты, не требующей опорного периодического сигнала. Поведенческая модель схемы разработана на языке описания аппаратуры Verilog-AMS, моделирование блока на транзисторном уровне проведено по 90-нм КМОП-технологии. При этом время восстановления составило 4,8 мкс при показателе джиттера восстановления тактового сигнала 7,6 пс. Полученные значения выходных параметров разработанного блока восстановления тактовой частоты и данных на основе схемы фазовой автоподстройки частоты находятся на уровне лучших зарубежных аналогов.
Александр Викторович Злобин
Воронежский государственный университет
Владимир Иванович Клюкин
Воронежский государственный университет
Юрий Кимович Николаенков
Воронежский государственный университет
Поделиться