Разработка универсального настраиваемого вычислителя целочисленного квадратного корня на базе ПЛИС

Разработка универсального настраиваемого вычислителя целочисленного квадратного корня на базе ПЛИС

Раздел находится в стадии актуализации

Цифровая обработка сигналов (ЦОС) является основой поступательного развития инфокоммуникационных технологий. Улучшение тактико-технических характеристик существующих аппаратно-програм- мных систем и разработка новых связаны с применением аппаратных ускорителей, реализующих специализированные алгоритмы обработки сигналов. Извлечение квадратного корня (ИКК) - одна из часто используемых операций в задачах ЦОС. Эффективность алгоритма выполнения операции ИКК и его аппаратная реализация в базисе ПЛИС позволяют существенно повысить производительность реальных систем. В работе представлены результаты сравнительного анализа алгоритмов выполнения операции ИКК. Предложена поведенческая модель и реализация IP-ядра целочисленного ИКК с настраиваемыми ограничениями: разрядность входных данных от 8 до 128 бит, возможность скалярной и векторной обработок и др. Проведены верификация модели и тестирование ее аппаратной реализации в базисе ПЛИС Xilinx SOC xc7z045ffg900-2. Представлены результаты экспериментальных исследований и сравнение с ядром Xilinx LogiCORE™ CORDIC IP. Предложенное решение обеспечивает снижение занимаемой площади ПЛИС за счет сокращения числа используемых функциональных блоков и повышение максимальной тактовой частоты до 641 МГц.
Сергей Сергеевич Волощук
ООО «ЛабСистемс»
Сергей Геннадьевич Мосин
ООО «ЛабСистемс»; Казанский (Приволжский) федеральный университет

124498, г. Москва, г. Зеленоград, площадь Шокина, дом 1, МИЭТ, ауд. 7231

+7 (499) 734-62-05
magazine@miee.ru