1561-5405 10.24151/1561-5405 Proceedings of Universities. Electronics Scientifical and technical journal "Proceedings of Universities. Electronics" Научно-технический журнал «Известия высших учебных заведений. Электроника» 1561-5405 2587-9960 National Research University of Electronic Technology Национальный исследовательский университет "Московский институт электронной техники" 12871822621.3.049.771.14Технология микроэлектроникиReliability Analysis of Digital CMOS Circuits Taking into Account Degradation Effects of TransistorsАнализ надежности функционирования цифровых КМОП СБИС с учетом эффектов деградации транзисторовГаврилов Сергей Витальевич ГавриловСергей Витальевич VitalevichGavrilov SergeyGavrilov Sergey VitalevichГудкова Ольга Николаевна ГудковаОльга Николаевна NikolaevnaGudkova OlgaGudkova Olga NikolaevnaКаграманян Эмиль Рудольфович КаграманянЭмиль Рудольфович RudolfovichKagramanyan EmilKagramanyan Emil RudolfovichИнститут проблем проектирования в микроэлектронике Российской академии наук, г. Москва, РоссияИнститут проблем проектирования в микроэлектронике РАНМосковский государственный институт электронной техники (технический университет)3040http://ivuz-e.ru/issues/74-_2008/analiz_nadezhnosti_funktsionirovaniya_tsifrovykh_kmop_sbis_s_uchetom_effektov_degradatsii_tranzistor/http://ivuz-e.ru/download/74_2008_2740.pdf

Рассмотрены проблемы анализа надежности цифровых КМОП СБИС, возникающие при переходе на производство СБИС с нанометровыми проектными нормами. Проанализированы методы моделирования одного из основных эффектов деградации параметров ИС – температурной нестабильности при отрицательном смещении (NВТI-эффект). Предложена модель деградации порогового напряжения р-МОП-транзистора с учетом влияния NВТI-эффекта, а также алгоритм распространения вероятности сигнала по схеме для повышения точности при оценке деградации. На основе полученной модели проведена оценка изменения временных параметров стандартных цифровых элементов. Разработан маршрут статического временного анализа с учетом чувствительностей временных параметров к указанным изменениям пороговых напряжений транзисторов.

 Moore G.E. Cramming more components onto integrated circuits // Proc. of the IEEE. -1998. - Vol. 86,N 1. - P.82-85.Moore G.E. No exponential is forever: But «forever» can be delayed! // Digest of Technical Papers ofIEEE International Solid-State Circuits Conference. - 2003. - Р. 20-23.Nowak E.J. Maintaining the benefits of CMOS scaling when scaling bogs down // IВМ Journal of Res.& Dev. - 2002. - Vol. 46, N 2-3. - Р. 169-180.International Technology Roadmap for Semiconductors. - Режим доступа: www.public.itrs.net.Schaller R.R. Moore's law: past, present and future // Spectrum, IEEE. - 1997. - Vol. 34. - Р. 52-59.Нutcheson G.D., Нutcheson J.D. Technology and economics in the semiconductor industry // ScientificAmerican. - 1996. - Р. 54-62.Schroder D.K., Babcock J.A. Negative bias temperature instability: road to cross in deep submicron siliconsemiconductor manufacturing // J. of Аррl. Phys. - 2003. - Vol. 94. - N 1.Impact of negative bias temperature instability on product parametric drift / V.Reddy et al. // Proc. ofIТС. - 2004. - Р. 148-155.The impact of NВTI on the performance of combinational and sequential circuits / W. Wang et аl. //Proc. of DAC. - 2007. - Р. 364-369.Goetzberger А., Nigh Н.Е. Surface charge after annealing of Al-Si02-Si structures under bias // Proc. ofthe IEEE. -1966. - Vol. 54. - Р. 1454-1454.Schroder D.K. Negative bias temperature instability: What do we understand? // Microelectronics Reliability. - 2007. - Vol. 47. - Р. 841-852.Kufluoglu Н., Аlam М.А. А generalized reaction-diffusion model with explicit Н-Н2 dynamics fornegative-bias temperature-instability (NВTI) degradation // IEEE Transactions on Electron Devices. - 2007. -Vol. 54, N 5. - Р. 1101-1107.А new simulation method for NВTI analysis in SPICE environment / R. Vattikonda et аl. // Proc. ofISQED. - 2007. - Р. 41-46.Impact of NВТI on SRAМ read stability and design for reliability / S. V. Kumar et al. // Proc. of ISQED. -- Р. 210-218.Impact of negative-bias temperature instability in nanoscale SRAМ array: modeling and analysis / K. Kanget al. // IEEE Transactions on CAD of integrated circuits and systems. - 2007. - Vol. 26. - Р. 1770-1781.NВТI-aware flip-flop characterization and design / H. Abrishami et аl. // Proc. of АСМ great lakessymposium on VLSI. - 2008. - Р. 29-34.An analytical model for negative bias temperature instability / S. V. Kumar et аl. // Proc. of theIEEE/ACM international conference on CAD. - 2006. - Р. 493-496.Wang W., Wei Z., Yang S., Сао У. An efficient method to identify critical gates under circuit aging //Proc. of the IEEE international conference on CAD. - 2007. - Р. 735-740.Marculescu R., Marculescu D., Pedram М. Switching activity analysis considering spatiotemporalcorrelations // Proc. of the ICCAD. - 1994. - Р. 294-299.Testability measures in pseudorandom testing / S. Ercolany, М. Favalli, М. Damiani et al. // IEEETrans. On CAD. - 1992. - Vol. 11. - Р. 794-800.Bryant R.E. Graph-based algorithms for boolean function manipulation // IEEE Transactions on Computers.- 1986. - Р. 677-691.Liu Z., McGaughy В. W., Ма J. Z. Design tools for reliability analysis // Proc. of DAC. - 2006. - Р. 182-187.