Предложена аналоговая ячейка коммутации к тестовой шине с низкой и постоянной емкостью нагрузки, широким диапазоном входных напряжений, широкой полосой пропускания и малым топологическим размером.
1. IEEE standard test access рогt and boundary-scan architecture // IEEE Std. - 2001. - 1149.1.
2. IEEE Standard for mixed-signal test bus // IEEE Std. - 1999. - 1149.4.
3. Starzyk J.A., Liu Z.H., Zou J. Ап organization of the test bus for analog and mixed-signal systems // IEEE VLSl Test Symposium Proceedings. - 1994.
4. Jawala М. Design for test approaches to mixed-signal testing // Proc. of IEEE lnternational Test Conference. - 1994.
5. Van Pete Ghem Р.М., Duque-Carrillo J.F. Compact high-frequency output buffer for testing of analog сmos vlsi circuits // IEEE Jourпal of Solid-State Ciгcuits. - 1989. - Vol. 24.
6. Sunter S. А low cost 100 MHz analog test bus // Ргос. of VLSI Test Symposium. - 1995.