<?xml version="1.0" encoding="UTF-8"?>
<article xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ali="http://www.niso.org/schemas/ali/1.0/" article-type="research-article" dtd-version="1.2" xml:lang="en">
  <front>
    <journal-meta>
      <journal-id journal-id-type="issn">1561-5405</journal-id>
	    <journal-id journal-id-type="doi">10.24151/1561-5405</journal-id>	  
      <journal-id journal-id-type="publisher-id">Proceedings of Universities. Electronics</journal-id>
      <journal-title-group>
        <journal-title xml:lang="en">Scientifical and technical journal "Proceedings of Universities. Electronics"</journal-title>
        <trans-title-group xml:lang="ru">
          <trans-title>Научно-технический журнал «Известия высших учебных заведений. Электроника»</trans-title>
        </trans-title-group>        
      </journal-title-group>      
      <issn publication-format="print">1561-5405</issn>
      <issn publication-format="online">2587-9960</issn>
      <publisher>
        <publisher-name xml:lang="en">National Research University of Electronic Technology</publisher-name>
        <publisher-name xml:lang="ru">Национальный исследовательский университет "Московский институт электронной техники"</publisher-name>
      </publisher>
    </journal-meta>
    <article-meta>                                    
      
    <article-id pub-id-type="doi">10.24151/1561-5405-2017-22-3-256-265</article-id><article-id pub-id-type="udk">621.3</article-id><article-categories><subj-group><subject>Схемотехника и проектирование</subject></subj-group></article-categories><title-group><article-title xml:lang="en">Specific Features of Designing Digital Signal Processing Devices in FPGA Basis of 5578 Series</article-title><trans-title-group xml:lang="ru"><trans-title>Особенности проектирования устройств цифровой обработки сигналов в базисе ПЛИС серии 5578</trans-title></trans-title-group></title-group><contrib-group><contrib contrib-type="author"><string-name xml:lang="ru">Строгонов Андрей Владимирович </string-name><name-alternatives><name xml:lang="ru"><surname>Строгонов</surname><given-names>Андрей Владимирович </given-names></name><name xml:lang="en"><surname>Vladimirovich</surname><given-names>Strogonov Andrey</given-names></name></name-alternatives><string-name xml:lang="en">Strogonov Andrey Vladimirovich</string-name><xref ref-type="aff" rid="AFF-1"/></contrib><contrib contrib-type="author"><string-name xml:lang="ru">Городков Павел Сергеевич </string-name><name-alternatives><name xml:lang="ru"><surname>Городков</surname><given-names>Павел Сергеевич </given-names></name><name xml:lang="en"><surname>Sergeevich</surname><given-names>Gorodkov Pavel</given-names></name></name-alternatives><string-name xml:lang="en">Gorodkov Pavel Sergeevich</string-name><xref ref-type="aff" rid="AFF-1"/></contrib><aff id="AFF-1" xml:lang="ru">Воронежский государственный технический университет, г. Воронеж, Россия</aff></contrib-group><fpage>256</fpage><lpage>265</lpage><self-uri>http://ivuz-e.ru/issues/3-_2017/osobennosti_proektirovaniya_ustroystv_tsifrovoy_obrabotki_signalov_v_bazise_plis_serii_5578/</self-uri><self-uri content-type="pdf">http://ivuz-e.ru/download/3_2017_1738.pdf</self-uri><abstract xml:lang="en"><p>By architectural solutions the new domestic FPGAs take an intermediate position between the low-budget series Altera Cyclone II and high-performance series Stratix III. The structure of the type programmable gate arrays with the logical blocks on the basis of adaptive logic modules of 5578 series has been considered. The specific features in organization of local and global wiring resources, of the digital signal processing block have been analyzed. The designs of the digital signal devices on the basis of FPGA series 5578 using the benchmarks and the time constraints files have been implemented.</p></abstract><trans-abstract xml:lang="ru"><p>По архитектурным решениям новые отечественные ПЛИС занимают промежуточное положение между низкобюджетной серией Altera Cyclone II и высокопроизводительными ПЛИС серии Stratix III. Цель работы - исследование ПЛИС 5578 с помощью анализа задействованных логических ресурсов в проектах пользователя и их сравнение с ПЛИС серии Cyclone II и Stratix III. Новая серия ПЛИС разработана в рамках импортозамещения электронной компонентной базы. Рассмотрена структура ПЛИС типа программируемых пользователем вентильных матриц с логическими блоками на основе адаптивных логических модулей серии 5578. Выявлены особенности организации локальных и глобальных трассировочных ресурсов и блока цифровой обработки сигналов. С использованием тестов производительности и файлов временных ограничений возможна реализация проектов цифровых устройств обработки сигналов в базисе ПЛИС серии 5578.</p></trans-abstract><kwd-group xml:lang="ru"><kwd>программируемая логическая интегральная схема</kwd><kwd>трассировочные ресурсы</kwd><kwd>цифровая обработка сигналов</kwd><kwd>тесты производительности</kwd><kwd>временные ограничения</kwd></kwd-group><funding-group/></article-meta>
  </front>
  <body/>
  <back>
    <ref-list><ref id="B1"><label>1.</label><mixed-citation xml:lang="ru">Каталог изделий «ВЗПП-С». Предприятие АО «ВЗПП-С». – URL: http://www.vzpp-s.ru/production/catalog.pdf (дата обращения: 20.08.2016).</mixed-citation></ref><ref id="B2"><label>2.</label><mixed-citation xml:lang="ru">Строгонов А.В., Городков П.С. Особенности проектирования устройств цифровой обработки сигналов в базисе ПЛИС серии 5578 // Вестник ВГТУ. – 2016. – Т. 12. – № 3. – С. 51–56.</mixed-citation></ref><ref id="B3"><label>3.</label><mixed-citation xml:lang="ru">Altera. White Paper. FPGAs for High-Performance DSP Applications. May 2005. – URL: https://www.altera.com/literature/wp/wp_dsp_comp.pdf (дата обращения: 11.01.2017).</mixed-citation></ref><ref id="B4"><label>4.</label><mixed-citation xml:lang="ru">Altera Corporation Cyclone II Device Handbook, February 2007. – URL: http://www.altera.com/literature/hb/cyc2/cyc2_cii5v1.pdf (дата обращения: 13.01.2017).</mixed-citation></ref><ref id="B5"><label>5.</label><mixed-citation xml:lang="ru">Altera Corporation Stratix III Device Handbook, July 2010. – URL: https://www.altera.com/literature/hb/stx3/stx3_siii5v1.pdf (дата обращения: 20.01.2017).</mixed-citation></ref><ref id="B6"><label>6.</label><mixed-citation xml:lang="ru">Кузелин М. О., Кнышев Д. А., Зотов В. Ю. Современные семейства ПЛИС фирмы Xilinx: справочное пособие. – М.: Горячая линия – Телеком, 2004. – 176 с.</mixed-citation></ref><ref id="B7"><label>7.</label><mixed-citation xml:lang="ru">Тарасов И.Е., Певцов Е.Ф. Программируемые логические схемы и их применение в схемотехнических решениях: учеб. пособие. – М.: МГТУ МИРЭА, 2012. – 184 с.</mixed-citation></ref><ref id="B8"><label>8.</label><mixed-citation xml:lang="ru">Золотухо Р., Комолов Д. Stratix III – новое семейство FPGA фирмы Altera // Ком-поненты и технологии. – 2006. – № 12. – URL: http://kit-e.ru/articles/plis/2006_12_30.php (дата обращения: 20.01.2017).</mixed-citation></ref><ref id="B9"><label>9.</label><mixed-citation xml:lang="ru">Строгонов А., Цыбин С., Городков П. САПР VTR7 для проектирования академи-ческих ПЛИС // Компоненты и технологии. – 2016. – № 3. – C. 65–73.</mixed-citation></ref></ref-list>    
  </back>
</article>
