<?xml version="1.0" encoding="UTF-8"?>
<article xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ali="http://www.niso.org/schemas/ali/1.0/" article-type="research-article" dtd-version="1.2" xml:lang="en">
  <front>
    <journal-meta>
      <journal-id journal-id-type="issn">1561-5405</journal-id>
	    <journal-id journal-id-type="doi">10.24151/1561-5405</journal-id>	  
      <journal-id journal-id-type="publisher-id">Proceedings of Universities. Electronics</journal-id>
      <journal-title-group>
        <journal-title xml:lang="en">Scientifical and technical journal "Proceedings of Universities. Electronics"</journal-title>
        <trans-title-group xml:lang="ru">
          <trans-title>Научно-технический журнал «Известия высших учебных заведений. Электроника»</trans-title>
        </trans-title-group>        
      </journal-title-group>      
      <issn publication-format="print">1561-5405</issn>
      <issn publication-format="online">2587-9960</issn>
      <publisher>
        <publisher-name xml:lang="en">National Research University of Electronic Technology</publisher-name>
        <publisher-name xml:lang="ru">Национальный исследовательский университет "Московский институт электронной техники"</publisher-name>
      </publisher>
    </journal-meta>
    <article-meta>                                    
      
    <article-id pub-id-type="doi">10.24151/1561-5405-2023-28-6-838-853</article-id><article-id pub-id-type="risc">FKEAPG</article-id><article-id pub-id-type="udk">004.052.32+681.518.5</article-id><article-categories><subj-group><subject>Информационно-коммуникационные технологии</subject></subj-group></article-categories><title-group><article-title xml:lang="en">Self-dual fault-tolerant structures with calculations checking by parity code II. Modeling the operation of digital devices in case of faults</article-title><trans-title-group xml:lang="ru"><trans-title>Самодвойственные отказоустойчивые структуры с контролем вычислений по паритету</trans-title></trans-title-group></title-group><contrib-group><contrib contrib-type="author"><string-name xml:lang="ru">Ефанов Дмитрий Викторович</string-name><name-alternatives><name xml:lang="ru"><surname>Ефанов</surname><given-names>Дмитрий Викторович</given-names></name><name xml:lang="en"><surname>Efanov</surname><given-names>Dmitry V.</given-names></name></name-alternatives><string-name xml:lang="en">Dmitry V. Efanov</string-name><xref ref-type="aff" rid="AFF-1"/></contrib><contrib contrib-type="author"><string-name xml:lang="ru">Погодина Татьяна Сергеевна</string-name><name-alternatives><name xml:lang="ru"><surname>Погодина</surname><given-names>Татьяна Сергеевна</given-names></name><name xml:lang="en"><surname>Pogodina</surname><given-names>Tatiana S.</given-names></name></name-alternatives><string-name xml:lang="en">Tatiana S. Pogodina</string-name><xref ref-type="aff" rid="AFF-2"/></contrib><aff id="AFF-1" xml:lang="ru">Peter the Great St. Petersburg Polytechnic University, Russia, 195251, St. Petersburg, Politekhnicheskaya st., 29; Russian University of Transport, Russia, 127994, Moscow, Obraztsov st., 9, bld. 9</aff><aff id="AFF-2" xml:lang="ru">Russian University of Transport, Russia, 127994, Moscow, Obraztsov st., 9, bld. 9</aff></contrib-group><pub-date iso-8601-date="2026-03-16" date-type="pub" publication-format="electronic"><day>16</day><month>03</month><year>2026</year></pub-date><volume>Том. 28 №6</volume><fpage>838</fpage><lpage>853</lpage><self-uri>http://ivuz-e.ru/en/issues/6-_2023/samodvoystvennye_otkazoustoychivye_struktury_s_kontrolem_vychisleniy_po_paritetu/</self-uri><self-uri content-type="pdf">http://ivuz-e.ru#</self-uri><abstract xml:lang="en"><p>Ultra-reliable and safety control systems are built using various approaches, including calculations checking in blocks and nodes by different diagnostic sings. Traditionally, methods based on the introduction of modular redundancy are used for the synthesis of these systems. However, approaches can be applied that will reduce the structural redundancy of end devices. They can be implemented using the properties of self-dual functions together with code methods for calculations checking. In this work, the properties of self-dual fault-tolerant structures with calculations checking by parity code are analyzed. Two of the five structures are based on the use of duplication with calculations checking by parity code, and the other two, on the use of a single device with a block for distorted signals fixing implemented on the basis of the known Boolean method of signal correction. The fifth structure is a generalization of the fourth structure, where the calculations checking of parity is carried out for the blocks of addition and formation of correction functions. An experiment to analyze the detecting characteristics for an arbitrary combination device when introducing into its structure stuck-at faults at the outputs of internal elements is described. The analyzed structures make it possible to build fault-tolerant digital devices with reduced structural redundancy compared to widely applied approach based on the use of triple modular redundancy with majority correction. It was shown that the corrective ability of fault-tolerant structures is determined by the properties of the parity code chosen for calculations checking. The features of error detection of each structure under the action of stuck-at faults in their blocks have been established. They can be used in practice when implementing computing devices and systems on a modern programmable element base.</p></abstract><trans-abstract xml:lang="ru"><p>Высоконадежные и безопасные системы управления строятся с использованием разнообразных подходов, в том числе контроля вычислений в блоках и узлах по различным диагностическим признакам. Традиционно для синтеза данных систем применяются методы, основанные на внесении модульной избыточности. Однако существуют подходы, реализуемые с использованием свойств самодвойственных функций совместно с кодовыми методами контроля вычислений, что позволяет уменьшить структурную избыточность конечных устройств. В работе проведен анализ свойств самодвойственных отказоустойчивых структур с контролем вычислений по паритету. Две структуры из пяти основаны на использовании дублирования с контролем вычислений по паритету, две другие – на использовании единственного устройства с блоком фиксации искаженных сигналов, реализуемым на основе известного метода логической коррекции сигналов. Пятая структура представляет собой обобщение четвертой структуры, где контроль вычислений по паритету осуществлен для блоков дополнения и формирования функций коррекции. Описан эксперимент по анализу обнаруживающих характеристик для произвольного комбинационного устройства при внесении в его структуру одиночных константных неисправностей на выходах внутренних элементов. Анализируемые структуры дают возможность построения отказоустойчивых цифровых устройств с уменьшенными показателями структурной избыточности по сравнению с широко используемым подходом, основанным на применении тройной модульной избыточности с мажоритарной коррекцией. Показано, что корректирующая способность отказоустойчивых структур определяется свойствами выбранного для контроля вычислений кода паритета. Установлены особенности обнаружения ошибок каждой из структур при действии одиночных неисправностей в их блоках. Они могут быть использованы на практике при реализации вычислительных устройств и систем на современной программируемой элементной базе.</p></trans-abstract><kwd-group xml:lang="ru"><kwd>fault-tolerant devices</kwd><kwd>self-dual devices</kwd><kwd>error correction</kwd><kwd>calculations checking by parity code</kwd><kwd>self-dual testing</kwd></kwd-group><kwd-group xml:lang="en"><kwd>fault-tolerant devices</kwd><kwd>self-dual devices</kwd><kwd>error correction</kwd><kwd>calculations checking by parity code</kwd><kwd>self-dual testing</kwd></kwd-group><funding-group/></article-meta>
  </front>
  <body/>
  <back>
    <ref-list><ref id="B1"><label>1.</label><mixed-citation xml:lang="ru">Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.</mixed-citation></ref><ref id="B2"><label>2.</label><mixed-citation xml:lang="ru">Ярмолик В. Н. Контроль и диагностика вычислительных систем. Минск: Бестпринт, 2019. 387 с.</mixed-citation></ref><ref id="B3"><label>3.</label><mixed-citation xml:lang="ru">Сагалович Ю. Л. Кодовая защита оперативной памяти ЭВМ от ошибок // Автомат. и телемех. 1991. № 5. С. 3–45.</mixed-citation></ref><ref id="B4"><label>4.</label><mixed-citation xml:lang="ru">Fujiwara E. Code design for dependable systems: Theory and practical applications. Hoboken, NJ: John Wiley &amp; Sons, 2006. 720 p.</mixed-citation></ref><ref id="B5"><label>5.</label><mixed-citation xml:lang="ru">Рабочее диагностирование безопасных информационно-управляющих систем / А. В. Дрозд, В. С. Харченко, С. Г. Антощук и др.; под ред. А. В. Дрозда, В. С. Харченко. Харьков: Нац. аэрокосм. ун-т им. Н. Е. Жуковского «ХАИ», 2012. 614 с.</mixed-citation></ref><ref id="B6"><label>6.</label><mixed-citation xml:lang="ru">New self-dual circuits for error detection and testing / A. Dmitriev, V. Saposhnikov, Vl. Saposhnikov et al. // VLSI Design. 2000. Vol. 11. Iss. 1. Art. ID: 084720. https://doi.org/10.1155/2000/84720</mixed-citation></ref><ref id="B7"><label>7.</label><mixed-citation xml:lang="ru">Сапожников В. В., Сапожников Вл. В., Гессель М. Самодвойственные дискретные устройства. СПб.: Энергоатомиздат. С.-Петерб. отд-ние, 2001. 330 с.</mixed-citation></ref><ref id="B8"><label>8.</label><mixed-citation xml:lang="ru">Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New methods of concurrent checking. 1st ed. Dordrecht: Springer, 2008. VIII, 182 p. https://doi.org/10.1007/978-1-4020-8420-1</mixed-citation></ref><ref id="B9"><label>9.</label><mixed-citation xml:lang="ru">Ефанов Д. В., Погодина Т. С. Самодвойственные отказоустойчивые структуры с контролем вычислений по паритету. I. Структуры на основе дублирования и метода логической коррекции сигналов // Изв. вузов. Электроника. 2023. Т. 28. № 5. С. 670–686. https://doi.org/10.24151/1561-5405-2023-28-5-670-686. – EDN: JSSLNH.</mixed-citation></ref><ref id="B10"><label>10.</label><mixed-citation xml:lang="ru">Saposhnikov Vl. V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-dual parity checking – A new method for on-line testing // Proceedings of 14th VLSI Test Symposium. Princeton, NJ: IEEE, 1996. P. 162–168. https://doi.org/10.1109/VTEST.1996.510852</mixed-citation></ref><ref id="B11"><label>11.</label><mixed-citation xml:lang="ru">Багхдади А. А. А., Хаханов В. И., Литвинова Е. И. Методы анализа и диагностирования цифровых устройств (аналитический обзор) // АСУ и приборы автоматики. 2014. № 166. С. 59–74.</mixed-citation></ref><ref id="B12"><label>12.</label><mixed-citation xml:lang="ru">Ефанов Д. В., Погодина Т. С. Самодвойственный контроль комбинационных схем с применением кодов Хэмминга // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2022. № 3. С. 113–122. https://doi.org/10.31114/2078-7707-2022-3-113-122. – EDN: VCEWAT.</mixed-citation></ref><ref id="B13"><label>13.</label><mixed-citation xml:lang="ru">Ефанов Д. В., Погодина Т. С. Исследование свойств самодвойственных комбинационных устройств с контролем вычислений на основе кодов Хэмминга // Информатика и автоматизация. 2023. Т. 22. № 2. C. 349–392. https://doi.org/10.15622/ia.22.2.5. – EDN: FGQINF.</mixed-citation></ref><ref id="B14"><label>14.</label><mixed-citation xml:lang="ru">Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем техни-ческого диагностирования: в 2 т. Т. 1: Классические коды Бергера и их модификации. М.: Наука, 2020. 382 с.</mixed-citation></ref><ref id="B15"><label>15.</label><mixed-citation xml:lang="ru">Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования: в 2 т. Т. 2: Взвешенные коды с суммированием. М.: Наука, 2021. 453 с.</mixed-citation></ref><ref id="B16"><label>16.</label><mixed-citation xml:lang="ru">Efanov D. V., Pivovarov D. V. The hybrid structure of a self-dual built-in control circuit for combinational devices with pre-compression of signals and checking of calculations by two diagnostic parameters // 2021 IEEE East-West Design &amp; Test Symposium (EWDTS). Batumi: IEEE, 2021. P. 200–206. https://doi.org/10.1109/EWDTS52692.2021.9581019</mixed-citation></ref></ref-list>    
  </back>
</article>
