<?xml version="1.0" encoding="UTF-8"?>
<article xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ali="http://www.niso.org/schemas/ali/1.0/" article-type="research-article" dtd-version="1.2" xml:lang="en">
  <front>
    <journal-meta>
      <journal-id journal-id-type="issn">1561-5405</journal-id>
	    <journal-id journal-id-type="doi">10.24151/1561-5405</journal-id>	  
      <journal-id journal-id-type="publisher-id">Proceedings of Universities. Electronics</journal-id>
      <journal-title-group>
        <journal-title xml:lang="en">Scientifical and technical journal "Proceedings of Universities. Electronics"</journal-title>
        <trans-title-group xml:lang="ru">
          <trans-title>Научно-технический журнал «Известия высших учебных заведений. Электроника»</trans-title>
        </trans-title-group>        
      </journal-title-group>      
      <issn publication-format="print">1561-5405</issn>
      <issn publication-format="online">2587-9960</issn>
      <publisher>
        <publisher-name xml:lang="en">National Research University of Electronic Technology</publisher-name>
        <publisher-name xml:lang="ru">Национальный исследовательский университет "Московский институт электронной техники"</publisher-name>
      </publisher>
    </journal-meta>
    <article-meta>                                    
      
    <article-id pub-id-type="udk">621.3.049.77</article-id><article-categories><subj-group><subject>Методы и техника измерений</subject></subj-group></article-categories><title-group><article-title xml:lang="en">Methods of Determination of Defects of Gate Dielectric Using Accelerated Tecting of Test Structures</article-title><trans-title-group xml:lang="ru"><trans-title>Методика определения дефектности подзатворного диэлектрика с использованием ускоренных испытаний тестовых структур</trans-title></trans-title-group></title-group><fpage>304</fpage><lpage>312</lpage><self-uri>http://ivuz-e.ru/en/issues/3-_2015/metodika_opredeleniya_defektnosti_podzatvornogo_dielektrika_s_ispolzovaniem_uskorennykh_ispytaniy_te/</self-uri><abstract xml:lang="en"><p>The methodology and an automated program, which allow using the accelerated measurements of the test structures composed of plates to identify the dielectric defects and to assess its operating time to failure, have been developed. The results of calculation of the dielectric defects with the account of the effect of the isolation and diffusion boundary have been presented. It has been shown that this technique can be used for monitoring the parameters of the manufacturing processes of the gate dielectric and forecasting the long-term reliability of MOS-transistors.</p></abstract><trans-abstract xml:lang="ru"><p>Разработаны методика и автоматизированная программа, позволяющие с помощью ускоренных измерений тестовых структур в составе пластин определять дефектность диэлектрика и оценивать его время наработки до отказа. Приведены результаты расчета дефектности диэлектрика с учетом влияния границы изоляции и диффузии. Данная методика может применяться для мониторинга параметров технологических процессов создания подзатворного диэлектрика и прогнозирования долгосрочной надежности МОП-транзисторов.</p></trans-abstract><kwd-group xml:lang="ru"><kwd/></kwd-group><funding-group/></article-meta>
  </front>
  <body/>
  <back>
    <ref-list/>    
  </back>
</article>
