The I/О synchronization scheme plays an important role in achieving maximum speed and reliability of data transmission during memory operation. This paper presents the interface architecture of the DDR SDRAM test diagnostic device. It was demonstrated that the proposed interface components provide the formation of a bidirectional synchro signal for gating written and read data when performing test diagnostics of chips and DDR SDRAM memory devices. Compared to traditional methods, the proposed interface components were made on integrated electronic elements, which reduced the size and power consumption. It has been established that the use of a multiphase synchronization system to implement the interface eliminated the use of delay lines, the disadvantages of which are large dimensions and the complexity of changing the delay time. The interface components under consideration are intended for use in test diagnostics devices that have a multiprocessor structure, which increases the speed of forming test actions and reference reactions. The performed functional modeling and debugging of strobe signal generators confirmed the feasibility of the designs. The proposed interface of the test diagnostics device allows performing test diagnostics of modern high-speed chips and semiconductor memory modules at the operating frequency, which increases the reliability of the results obtained. Interface components can be used by manufacturers of test diagnostics tools for modern high-speed storage devices.
Схема синхронизации при вводе-выводе играет важную роль с целью достижения максимальной скорости и достоверности передачи данных при функционировании памяти. В работе представлена архитектура интерфейса устройства тестового диагностирования синхронной памяти с двойной скоростью передачи данных (DDR SDRAM). Показано, что предлагаемые компоненты интерфейса обеспечивают формирование двунаправленного синхросигнала для стробирования записываемых и считываемых данных при выполнении тестового диагностирования микросхем и устройств памяти DDR SDRAM. По сравнению с традиционными методами предлагаемые компоненты интерфейса выполнены на интегральных электронных элементах, что позволяет уменьшить их габариты и снизить энергопотребление. Установлено, что при применении многофазной системы синхронизации для реализации интерфейса можно исключить использование линий задержки, недостатками которых являются большие габаритные размеры и сложность изменения времени задержки. Рассмотренные компоненты интерфейса предназначены для применения в устройствах тестового диагностирования, имеющих мультипроцессорную структуру, что способствует повышению быстродействия формирования тестовых воздействий и эталонных реакций. Выполненное функциональное моделирование и отладка формирователей стробирующих сигналов подтверждают осуществимость конструкций. Предлагаемый интерфейс позволяет выполнять тестовое диагностирование современных быстродействующих микросхем и модулей полупроводниковой памяти на рабочей частоте, в связи с чем повышается уровень достоверности полученных результатов. Компоненты интерфейса могут применяться при производстве средств тестового диагностирования современных быстродействующих запоминающих устройств.