Checker circuits are used for implementation of the device fault verification function. Boolean complement method is prospective for checker circuit synthesis for automation and computing devices. One of this method’s basic directions is computing control by code methods that imply fixed-length block code use at checker circuit synthesis. In this work, the error detection features by modular sum codes in codewords by multiplicities and error types (unidirectional, symmetrical and asymmetrical) are described. It is shown that an increase in the data vector length and the module increases the proportion of undetectable errors arising simultaneously in both data and check vectors, out of undetectable errors arising only in data vectors. For sum codes with modules M ≥ 4, this value exceeds 3. It has been suggested to consider the specified feature of modular sum codes in concurrent error-detection circuit synthesis in automation and computing devices using the Boolean complement method. For this purpose, it is necessary to separate in circuit the diagnostic object outputs, which form the data vector, and the diagnostic object outputs, including the check bits of the data vector. A decision rule has been formulated that allows this to be done for combinational devices. The experiment results with the concurrent error-detection circuit show the effectiveness of modular sum codes for concurrent error-detection circuit organizing using the Boolean complement method.
Dmitry V. Efanov
Peter the Great St. Petersburg Polytechnic University, St. Petersburg, Russia; Russian University of Transport, Moscow, Russia; Tashkent State Transport University, Tashkent, Uzbekistan
1. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.
2. Рабочее диагностирование безопасных информационно-управляющих систем / А. В. Дрозд, В. С. Харченко, С. Г. Антощук и др.; под ред. А. В. Дрозда, В. С. Харченко. Харьков: Национальный аэрокосмический университет им. Н. Е. Жуковского «ХАИ», 2012. 614 с.
3. Сапожников В. В. Синтез систем управления движением поездов на железнодо-рожных станциях с исключением опасных отказов. М.: Наука, 2021. 229 с.
4. Mitra S., McCluskey E. J. Which concurrent error detection scheme to сhoose? // Pro-ceedings of International Test Conference 2000 (IEEE Cat. No. 00CH37159). Atlantic City, NJ: IEEE, 2000. P. 985–994. doi: https://doi.org/10.1109/TEST.2000.894311
5. Saposhnikov Vl. V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-dual parity check-ing – A new method for on-line testing // Proceedings of 14th VLSI Test Symposium. Princeton, NJ: IEEE, 1996. P. 162–168. doi: https://doi.org/10.1109/VTEST.1996.510852
6. Аксёнова Г. П. Метод синтеза схем встроенного контроля для автоматов с памятью // Автомат. и телемех. 1973. № 2. С. 109–116.
7. Гессель М., Мошанин В. И., Сапожников В. В., Сапожников Вл. В. Обнаружение неисправностей в самопроверяемых комбинационных схемах с использованием свойств самодвойственных функций // Автомат. и телемех. 1997. № 12. С. 193–200.
8. Гессель М., Морозов А. А., Сапожников В. В., Сапожников Вл. В. Построение са-мопроверяемых комбинационных схем на основе свойств самодвойственных функций // Автомат. и телемех. 2000. № 2. С. 151–163.
9. Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Обнаружение неисправностей в комбинационных схемах с помощью самодвойственного контроля // Автомат. и телемех. 2000. № 7. С. 140–148.
10. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New methods of concurrent checking. 1st ed. Dordrecht: Springer Netherlands, 2008. 184 p. doi: https://doi.org/10.1007/978-1-4020-8420-1
11. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Логическое дополнение – новый метод контроля комбинационных схем // Автомат. и телемех. 2003. № 1. С. 167–176.
12. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Контроль ком-бинационных схем методом логического дополнения // Автомат. и телемех. 2005. № 8. С. 161–172.
13. Constraint don’t cares for optimizing designs for concurrent checking by 1-out-of-3 codes / D. K. Das, S. S. Roy, M. Gössel et al. // Proceedings of the 10th International Workshops on Boolean Problems. Freiberg: IWSBP, 2012. P. 33–40.
14. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств. СПб.: Наука, 2018. 151 с.
15. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1: Классические коды Бергера и их модифика-ции. М.: Наука, 2020. 383 с.
16. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 2: Взвешенные коды с суммированием. М.: Наука, 2021. 455 с.
17. Матросова А. Ю., Чернышов С. В., Ким О. Х., Николаева Е. А. Построение по-следовательности, обнаруживающей робастно тестируемые неисправности задержек пу-тей в схемах с памятью // Автомат. и телемех. 2021. № 11. С. 148–168. doi: https://doi.org/10.31857/S0005231021110106
18. Багхдади А. А. А., Хаханов В. И., Литвинова Е. И. Методы анализа и диагности-рования цифровых устройств (аналитический обзор) // АСУ и приборы автоматики. 2014. Вып. 166. С. 59–74.
19. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Modular sum codes in building testable discrete systems // 2015 IEEE East-West Design & Test Symposium (EWDTS). Batumi: IEEE, 2015. P. 181–187. doi: https://doi.org/10.1109/EWDTS.2015.7493133
20. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинацион-ных логических схем // Автомат. и телемех. 2015. № 10. С. 152–169.
21. Сапожников В. В., Сапожников Вл. В. Самопроверяемые дискретные устройст-ва. СПб.: Энергоатомиздат, 1992. 224 с.
22. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Отказоустойчивые струк-туры цифровых устройств на основе логического дополнения // Автомат. и телемех. 2021. № 8. С. 140–158. doi: https://doi.org/10.31857/S0005231021080079
23. Слабаков Е. В. Построение полностью самопроверяемых комбинационных уст-ройств с использованием остаточных кодов // Автомат. и телемех. 1979. № 10. С. 133–141.
24. Piestrak S. J. Design of self-testing checkers for unidirectional error detecting codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.
25. Ефанов Д. В., Осадчий Г. В., Зуева М. В. Особенности обнаружения ошибок ко-дами с суммированием единичных информационных разрядов в кольце вычетов по задан-ному модулю в схемах встроенного контроля, синтезированных на основе метода логиче-ского дополнения // Автоматика на транспорте. 2021. Т. 7. № 2. С. 284–314. doi: https://doi.org/10.20295/2412-9186-2021-7-2-284-314
26. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. The self-checking concurrent er-ror-detection systems synthesis based on the Boolean complement to the Bose-Lin codes with the modulo value M = 4 // Электрон. модел. 2021. Т. 43. № 1. С. 28–45. doi: https://doi.org/10.15407/emodel.43.01.028
27. Ефанов Д. В., Зуева М. В. Логическое дополнение до модульных кодов с сумми-рованием для синтеза схем встроенного контроля комбинационных устройств автоматики и вычислительной техники // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2021. № 1. С. 52–60. doi: https://doi.org/10.31114/2078-7707-2021-1-52-60
28. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Organization of a fully self-checking structure of a combinational device based on searching for groups of symmetrically in-dependent outputs // Aut. Control Comp. Sci. 2020. Vol. 54. Iss. 4. P. 279–290. doi: https://doi.org/10.3103/S0146411620040045
29. Collection of digital design benchmarks // Digital Design & Dependability Research Group: [web]. URL: https://ddd.fit.cvut.cz/www/prj/Benchmarks/ (дата обращения: 07.02.2022).
30. Sequential circuit design using synthesis and optimization / E. M. Sentovich, K. J. Singh, C. Moon et al. // Proceedings of 1992 IEEE International Conference on Computer Design: VLSI in Computers & Processors. Cambridge, MA: IEEE, 1992. P. 328–333. doi: https://doi.org/10.1109/ICCD.1992.276282