Combinational adder performing arithmetic addition of binary numbers is an important architectural component in the implementation of operating devices of many modern microprocessors. To increase the performance of these operating devices an efficient adder is needed. Therefore, development of an effective adder providing high performance for devices of processors is an important task. Currently, parallel-prefix adders (PPA) are considered effective and are used for high speed addition of two multi-bit binary numbers. Several PPAs with different time and hardware characteristics are known. Among these adders, Kogge - Stone adder has the highest speed than other PPAs. However, its disadvantages are the use of a larger number of logical elements and, therefore, the use of a larger area, which leads to an increase in its price. In this paper, the Kogge - Stone adder has been analyzed. To reduce its hardware and time costs, a modified parallel-prefix adder has been developed. Comparison of both adders has been performed according to the occupied area and the maximum delay in the operation. Scheme of result verification has been implemented to confirm the reliability of the proposed adder. Simulation of this scheme has been carried out in an Altera Quartus-II CAD environment. The results of this work show that when performing operations with 32-bit and 64-bit operands, the proposed adder reduces the occupied area by 11 % and 16.5 % and the maximum delay by 7 % than Kogge - Stone adder.
Для быстрого сложения двух многоразрядных двоичных чисел в настоящее время эффективными считаются параллельно-префиксные сумматоры (ППС). Известно несколько ППС с разными временными и аппаратными характеристиками, в частности сумматор Когге - Стоуна отличается высоким быстродействием по сравнению с другими ППС. Однако данный сумматор имеет большое количество логических элементов и, следовательно, занимает большую площадь, что приводит к росту его цены. В работе проанализирован сумматор Когге - Стоуна. Для снижения его аппаратных и временных затрат разработан модифицированный ППС. Проведено сравнение сумматоров по занимаемой площади и максимальной задержке выполнения операции. Реализована схема проверки результатов для подтверждения достоверности работы модифицированного сумматора. Моделирование этой схемы осуществлено в среде САПР Altera Quartus-II. В результате установлено, что при выполнении операций с 32- и 64-разрядными операндами разработанный сумматор дает снижение занимаемой площади на 11 и 16,5 % соответственно и максимальной задержки на 7 % по сравнению с сумматором Когге - Стоуна.