

## TCAD-моделирование дозовых радиационных эффектов в суб-100-нм high-k МОП-транзисторных структурах

К.О. Петросянц<sup>1,2</sup>, Д.А. Попов<sup>1</sup>, Д.В. Быков<sup>1</sup>

<sup>1</sup>Национальный исследовательский университет «Высшая школа экономики», г. Москва, Россия

<sup>2</sup>Научно-исследовательский институт перспективных материалов и технологий, г. Москва, Россия

kpetrosyants@hse.ru

Суб-100-нм КМОП-технология с high-k подзатворным диэлектриком – одна из базовых технологий изготовления цифровых, аналоговых и радиочастотных СБИС и систем на кристалле.

В работе моделируется воздействие ионизирующего излучения на 45-нм МОП-транзисторы с high-k диэлектриком, изготовленные по технологии на объемном кремнии и КНИ. Указаны эффекты, возникающие при замене диэлектрика SiO<sub>2</sub> на high-k диэлектрик. Описан выбор и настройка физических моделей для моделирования МОП-транзисторов с high-k диэлектриком в системе TCAD Sentaurus Synopsys. Разработан и введен набор новых полуэмпирических моделей, учитывающих деградацию радиационно-зависимых параметров от воздействия ионизирующего излучения: подвижность, время жизни, зависимость плотности заряда в объеме SiO<sub>2</sub> и HfO<sub>2</sub> и на границах HfO<sub>2</sub>/Si от дозы ионизирующего излучения. Проведено моделирование нанометровых МОП-транзисторов с high-k диэлектриком, изготовленных по технологии на объемном кремнии и КНИ. Показано, что для нанометровых КНИ-структур увеличение тока стока после облучения обусловливается накоплением заряда в боковом оксиде.

Достигнуто приемлемое соотношение между результатами моделирования и экспериментальными данными. Результаты моделирования подтверждают, что суб-100-нм МОП-транзисторы с high-k диэлектриком по сравнению с традиционными МОП-транзисторами с диэлектриком SiO<sub>2</sub> подавляют ток утечки. Однако остальные важные параметры суб-100-нм МОП-транзисторов с high-k диэлектриком более чувствительны к ионизационному облучению.

*Ключевые слова:* high-k диэлектрик; МОП-транзисторы; КНИ; TCAD; ионизационное излучение.

*Для цитирования:* Петросянц К.О., Попов Д.А., Быков Д.В. TCAD-моделирование дозовых радиационных эффектов в суб-100 - нм high-k МОП-транзисторных структурах // Изв. вузов. Электроника. – 2017. – Т. 22. – № 6. – С. 569–581 . DOI: 10.214151/1561-5405-2017-22-6-569-581

## TCAD Simulation of Dose Radiation Effects in Sub-100 nm High-k MOSFET Structures

K.O. Petrosyants<sup>1,2</sup>, D.A. Popov<sup>1</sup>, D.V. Bykov<sup>1</sup>

<sup>1</sup>National Research University Higher School of Economics,  
Moscow, Russia

<sup>2</sup>Scientific Research Institute of Advanced Materials and Technologies,  
Moscow, Russia

kpetrosyants@hse.ru

One of the base technologies in manufacturing of digital, analog and radio frequency VLSI and systems on sub-100 nm crystal is the CMOS technology with high-k under-gate dielectric.

In present paper the effect of the ionizing radiation on n-channel 45 nm MOSFET transistors with high-k dielectric, manufactured by the on bulk silicon and «silicon on insulator» technologies, is being simulated. The effects, induced by the replacement of conventional dioxide from SiO<sub>2</sub> to high-k dielectric, have been indicated. The selection and adjustment of the physical models for simulating high-k MOSFETs in the Synopsys TCAD have been described. The set of the new physical semi-empirical models accounting for TID dependences of oxide and HfO<sub>2</sub>/Si interface trap densities, carrier mobility, the carrier lifetime has been developed and introduced into TCAD tool. The simulation of the nanoscale bulk and SOI MOSFETs with high-k dielectric has been carried out. It has been shown that for the nanometer SOI structures the increase in the drain current after irradiation is due to the accumulation of charge in the side oxide.

An admissible agreement between the simulation results and experimental data has been achieved. The results confirm that the sub-100-nm CMOS technology with high-k dielectric compared to conventional CMOS technologies suppresses the drain current, however, for the rest important parameters it is more sensitive to the ionization radiation.

**Keywords:** high-k; MOSFET; SOI; TCAD; ionization radiation.

*For citation:* Petrosyants K.O., Popov D.A., Bykov D.V. TCAD simulation of dose radiation effects in sub-100 nm high-k MOSFET structures // Proc. of Universities. Electronics. – 2017. – Vol. 22. – № 6. – P. 569–581. DOI: 10.214151/1561-5405-2017-22-6-569-581

**Введение.** Суб-100-нм КМОП-технология с high-k подзатворным диэлектриком является одной из базовых технологий изготовления цифровых, аналоговых и радиочастотных СБИС и систем на кристалле [1–3], предназначенных для использования в высокопроизводительных системах связи, для телекоммуникаций, обработки данных авиакосмического и военного назначения, контроля и управления устройствами ядерной энергетики, а также для другой специальной техники, работающей в условиях радиационного воздействия. В работах [4–7] приведены результаты экспериментальных исследований электрических характеристик *n*- и *p*-канальных high-k МОП-транзисторов КМОП СБИС с 90, 65, 45 и 32-нм минимальными топологическими размерами, подвергнутых воздействию суммарной поглощенной дозы гамма-излучения. Практика показывает, что для оценки реальных возможностей применения нанометро-

вых элементов только экспериментальных методов оказывается недостаточно, необходимы методы физико-математического моделирования с помощью ЭВМ. В связи с этим эффективным инструментом для исследования и оптимизации характеристик суб-100-нм МОП-транзисторов являются приборно-технологические САПР (TCAD).

На сегодняшний день опубликован ряд работ, посвященных TCAD-моделированию суб-100-нм high-k МОП-транзисторов [7–17]. Однако в этих работах объектами исследования являются high-k МОП-транзисторы, не подвергнутые радиационному воздействию. Это объясняется тем, что модели электрофизических параметров, учитывающие радиационные эффекты в МОП-структурах, не адаптированы к структурам с high-k диэлектриком. В работе [15] впервые сделана попытка решить эту проблему для high-k МОП-структур, подвергнутых дозовым радиационным воздействиям. Цель настоящей работы – дальнейшее развитие исследований в этом направлении.

**Особенности МОП-структур с high-k диэлектриком.** Существенным недостатком наноразмерных МОП-структур с обычным диэлектриком затвора  $\text{SiO}_2$  и длиной канала менее 50 нм является наличие тока утечки через подзатворный диэлектрик. Толщина используемого в таких структурах подзатворного диэлектрика может составлять менее чем 1 нм. Такая малая толщина диэлектрика позволяет высокоэнергетическим носителям туннелировать через тонкий подзатворный оксид, что и приводит к появлению тока утечки затвора. При использовании подзатворного диэлектрика  $\text{HfO}_2$  ( $k_{\text{HfO}_2} = 20...25$ ) толщина диэлектрика может быть в несколько раз больше толщины подзатворного диэлектрика  $\text{SiO}_2$  ( $k_{\text{SiO}_2} = 3,9$ ). Это приводит к значительному снижению тока утечки затвора при сохранении той же эффективной толщины оксида EOT (Effective Oxide Thickness), которая описывается выражением

$$\text{EOT} = t_{\text{high-k}} \left( \frac{k_{\text{SiO}_2}}{k_{\text{high-k}}} \right).$$

Одинаковое значение параметра EOT для двух типов структур позволяет при использовании high-k диэлектрика сохранить большинство основных параметров МОП-транзистора (емкость подзатворного оксида  $C_{ox}$ , ток насыщения  $I_{\text{нас}}$ , крутизну  $S$ , пороговое напряжение  $U_{\text{пор}}$ ) на том же уровне, что и для прибора с традиционным диэлектриком  $\text{SiO}_2$ .

**Физическая модель необлученной high-k МОПТ-структуры.** Для описания процессов переноса носителей заряда в глубокосубмикронных и наноразмерных структурах традиционная дрейфово-диффузионная модель не применима. В настоящей работе используется гидродинамическая модель (или модель энергетического баланса), которая обеспечивает приемлемый компромисс между физической точностью и временем расчета.

В работе [16] показано, что получение адекватных результатов моделирования структур с high-k материалом возможно только после тщательной настройки физических моделей, встроенных в систему моделирования TCAD Sentaurus Synopsys [18]. В табл.1 представлены физические модели, отобранные для 45-нм МОП-транзистора с high-k диэлектриком.

МОП-транзисторы с длиной канала менее 50 нм и толщиной подзатворного оксида менее 3 нм достигли предела квантово-механического масштабирования, поэтому особое внимание уделено моделям эффектов туннелирования и квантования. Параметры материалов  $\text{SiO}_2$  и  $\text{HfO}_2$  для модели туннелирования взяты из работы [19] и включены в модель Direct Tunneling (табл.2). Эффект квантования в МОП-транзисторах вызывает сдвиг порогового напряжения и уменьшение емкости затвора. Параметры модели, описывающей этот эффект, взяты из работы [20].

Набор физических моделей для описания high-k МОПТ-структуры

Таблица 1

Table 1

Physical models used for TCAD modeling

Физический эффект	SiO <sub>2</sub>	SiO <sub>2</sub> /HfO <sub>2</sub>	HfO <sub>2</sub>
Перенос носителей заряда	Hydrodynamic		
Рассеяние носителей заряда	CarrierCarrierScattering (BrooksHerring)		
Деградация подвижности	Enormal	Enormal(Lombardi_high-k)	
Генерация-рекомбинация носителей заряда	SRH(DopingDep) Auger		
Квантование	Density Gradient Quantization Model		
Туннелирование	DirectTunneling		
Инжекция горячих носителей	Lucky-модель		

Таблица 2

Значения физических параметров  
для моделирования эффекта туннелирования

Table 2

Values of the physical parameters for DirectTunneling model

Параметр	SiO <sub>2</sub>	HfO <sub>2</sub>
Высота потенциального барьера, эВ	1,13	3,10
Эффективная масса носителей в диэлектрике, $m_0$	0,22	0,40
Относительная диэлектрическая проницаемость $\epsilon$	3,90	20,0

Экспериментально установлено, что при использовании high-k материалов в качестве подзатворных диэлектриков МОП-транзисторов возникают следующие негативные эффекты [21]:

- низкая подвижность в канале (приблизительно в два раза меньше, чем в приборе с термическим оксидом SiO<sub>2</sub>);
- плохая граница раздела с кремнием и поликремнием (дефекты, поверхностные состояния);
- эмпирическая зависимость ширины запрещенной зоны от статической диэлектрической проницаемости:

$$E_g = 20 \left( \frac{3}{2 + \epsilon_{ox}} \right)^2.$$

Чем больше проницаемость оксида  $\epsilon_{ox}$ , тем меньше ширина запрещенной зоны. Это приводит к забросу горячих носителей из канала в изолятор, что способствует накоплению заряда поверхностных состояний.

Как показано в экспериментальных работах [22–24], поверхностная подвижность носителей в МОП-структурах с подзатворным диэлектриком, в состав которого входит HfO<sub>2</sub>, значительно меньше, чем в МОП-структурах с подзатворным диэлектриком SiO<sub>2</sub>. На рис.1 приведено сравнение эффективной подвижности в МОП-структурах с диэлектриками HfO<sub>2</sub> и SiO<sub>2</sub>. Новая зависимость подвижности электронов и дырок от темпера-

туры и электрического поля  $\mu_n, \mu_p = f(T, E_{eff})$  для МОП-структур с подзатворным диэлектриком  $\text{HfO}_2$  включена в физические модели, встроенные в систему TCAD Sentaurus Synopsys.

На границе раздела  $\text{HfO}_2/\text{Si}$  захват заряда более интенсивный, чем на границе раздела  $\text{SiO}_2/\text{Si}$  [12, 19, 25]. Это приводит к тому, что концентрация поверхностных состояний в структурах с диэлектриком  $\text{HfO}_2$  больше, чем в структурах с диэлектриком  $\text{SiO}_2$ . Основываясь на данных работ [12, 13], для постоянной концентрации заряда  $Q_{int}$  на границах раздела подзатворный оксид/кремний для МОП-структур с подзатворными диэлектриками  $\text{SiO}_2$ ,  $\text{HfO}_2$  и  $\text{HfO}_2/\text{SiO}_2$  приняты следующие усредненные значения:  $5 \cdot 10^{10}$ ,  $5 \cdot 10^{11}$ ,  $1 \cdot 10^{12} \text{ см}^{-2}$  соответственно.

Исследованы три МОП-структуры с поликремниевым затвором ( $W = 500 \text{ нм}$ ,  $L = 45 \text{ нм}$ ) и различными подзатворными диэлектриками:  $\text{SiO}_2$  (2 нм);  $\text{HfO}_2$  (10 нм); составной из  $\text{SiO}_2$  (1 нм) и  $\text{HfO}_2$  (6 нм) (рис.2). Для всех структур эффективная толщина оксида составляла 2 нм.

Рассчитаны ВАХ для каждой структуры. Пороговое напряжение  $U_{пор}$ , ток утечки стока  $I_{утеч}$  и ток утечки затвора  $I_3$  получены при низком напряжении на стоке ( $U_{СИ} = 0,1 \text{ В}$  и  $U_{ЗИ}$  меняется от 0 до 1 В). Ток насыщения  $I_{нас}$ , подвижность  $\mu_{eff}$  и крутизна  $g_m$  получены при высоком напряжении на стоке ( $U_{СИ} = 1 \text{ В}$  и  $U_{ЗИ}$  меняется от 0 до 1 В).

На рис.3 показано, что замена диэлектрика  $\text{SiO}_2$  на эквивалентный диэлектрик  $\text{HfO}_2$  позволила уменьшить эффект туннелирования носителей через подзатворный оксид, тем самым ток утечки затвора уменьшился на 4-5 порядков.

Остальные важные параметры МОП-транзистора получены из ВАХ и представлены в табл.3. Пороговое напряжение, ток насыщения, подвижность, крутизна и другие параметры после замены материала диэлектрика изменились в худшую сторону.




Рис.2. Конфигурации подзатворного диэлектрика

Fig.2. Different types of MOSFET front gate stacks




Рис.1. Зависимость эффективной подвижности в МОП-структурах с диэлектриками  $\text{SiO}_2$  и  $\text{HfO}_2$  от электрического поля [24]

Fig.1. Comparison of effective mobility with Hf-based oxide and  $\text{SiO}_2$  [24]




Рис.3. Зависимость тока утечки затвора для МОП-структур с различной конфигурацией подзатворного диэлектрика от напряжения на затворе

Fig.3. Gate leakage current for high-k MOSFETs with different gate oxide

Таблица 3

Параметры для объемного 45-нм МОП-транзистора  
с различной конструкцией подзатворного оксида

Table 3

Parameters of 45 nm high-k bulk MOSFETs with different gate oxide

Параметр	SiO <sub>2</sub> (2 нм)	SiO <sub>2</sub> /HfO <sub>2</sub> (1,0/6 нм)	HfO <sub>2</sub> (10 нм)
Ток утечки затвора, А	$1,41 \cdot 10^{-10}$	$9,60 \cdot 10^{-19}$	$8,66 \cdot 10^{-14}$
Пороговое напряжение, В	0,38	0,46	0,51
Ток утечки стока, А	$7,30 \cdot 10^{-10}$	$1,18 \cdot 10^{-9}$	$2,90 \cdot 10^{-9}$
Ток насыщения, мА	0,625	0,264	0,188
Крутизна, $10^{-6}$ А/В	310	280	180

**Физические модели для радиационно-зависимых параметров.** Такие электрофизические параметры, как подвижность  $\mu_n$ ,  $\mu_p$ , время жизни  $\tau_n$ ,  $\tau_p$ , скорость объемной  $S_n$ ,  $S_p$  и поверхностной  $V_n$ ,  $V_p$  рекомбинации, удельный заряд ловушек  $\rho_{trap}$  в объеме и на поверхности раздела различных материалов и другие, описывают полупроводниковую структуру прибора, входят в фундаментальную систему уравнений и являются температурно- и радиационно-зависимыми. Отметим, что в стандартных коммерческих версиях TCAD-модели, адекватно описывающие зависимости электрофизических параметров от температуры и радиационных факторов для МОП-транзисторных структур с high-k диэлектриком затвора, отсутствуют.

Авторами проведен детальный анализ опубликованных работ. На основе специально отобранных экспериментальных радиационных и температурных зависимостей для параметров  $\mu$ ,  $\tau$ ,  $S$ ,  $N_{it}$ ,  $N_{ot}$  построены их аналитические модели, которые включены в систему TCAD Sentaurus Synopsys [18].

Следующие электрофизические параметры TCAD-модели МОП-транзистора с high-k диэлектриком изменяются с воздействием ионизационного излучения: подвижность носителей заряда  $\mu_n$  и  $\mu_p$ , концентрация ловушечных уровней  $\rho_{trap}$ , темп рекомбинации электронов и дырок  $R_{net,n}$  и  $R_{net,p}$ . Зависимость подвижности носителей от дозы ионизационного излучения  $D$  введена в систему TCAD Sentaurus Synopsys в виде выражения

$$\mu_{eff}(D) = \frac{\mu_0}{1 + \alpha N_{it}(D)},$$

где  $\mu_0$  – подвижность до облучения;  $\alpha$  – подгоночный коэффициент;  $N_{it}(D)$  – концентрация ловушек на границе раздела кремний/оксид.

В структуре МОП-транзистора с high-k диэлектриком концентрация радиационно-индуцированных ловушек  $\rho_{trap}$  имеет две составляющие: объемную в подзатворном слое HfO<sub>2</sub> (ловушечные центры для электронов и дырок) и SiO<sub>2</sub> (ловушечные центры для дырок), а также в слое SiO<sub>2</sub> мелкой щелевой боковой изоляции (ловушечные центры для дырок); поверхностную на границах раздела HfO<sub>2</sub>/Si, HfO<sub>2</sub>/SiO<sub>2</sub> и SiO<sub>2</sub>/Si. На рис.4 для объемной и поверхностной концентрации ловушек приведены дозовые зависимости, построенные на основании экспериментальных данных работ [22, 23, 26–30]. Эти зависимости аппроксимированы аналитическими функциями и введены в систему TCAD Sentaurus Synopsys.

Темпы рекомбинации для электронов  $R_{net,n}$  и дырок  $R_{net,p}$  и скорости поверхностной рекомбинации  $S_n$ ,  $S_p$  зависят от общей дозы ионизирующего излучения через времена жизни  $\tau_n$  и  $\tau_p$ . Этот эффект наиболее важен в биполярных приборах. Для МОП-транзисторов этим эффектом можно пренебречь.






Рис.4. Зависимость объемной (а) и граничной (б) концентрации ловушек от суммарной ионизационной дозы

Fig.4. Dependence of bulk (a) and interface (b) traps density on total radiation dose

**Процедура настройки радиационной модели.** Для исследования влияния ионизирующего излучения на 45-нм МОП-транзисторы с high-k диэлектриком проведена процедура моделирования в два этапа.

На первом этапе осуществлялась калибровка и настройка модели радиационных эффектов для структур с high-k материалом. С этой целью проведено моделирование *n*-канального 250-нм МОП-транзистора с диэлектриками SiO<sub>2</sub> и HfO<sub>2</sub>, изготовленного по технологии 65 нм. Моделировались две структуры с различной толщиной части HfO<sub>2</sub>: SiO<sub>2</sub>/HfO<sub>2</sub> = 1,0/3,0 нм и 1,0/7,5 нм. Облучение приборов проводилось при нулевом напряжении на затворе. Смоделированные ВАХ представлены на рис.5.

МОП-транзисторы с тонким слоем HfO<sub>2</sub> (3 нм) показали минимальный радиационно-индуцированный сдвиг порогового напряжения. Однако для МОП-транзисторов с толстым слоем HfO<sub>2</sub> (7,5 нм) сдвиг порогового напряжения оказался значительным (0,25 В). Основным механизмом, обуславливающим такой сдвиг порогового напряжения, является накопление заряда в объеме HfO<sub>2</sub>-диэлектрика. Представленные результаты моделирования на рис.5 хорошо согласуются с экспериментальными данными работы [28]. В случаях, если облучение приборов проводится при положительном или отрицательном напряжении на затворе (например,  $U_{зи} = +2$  В или  $-2$  В), модель для  $\Delta N_{ot}$  (см. рис.4,а) предварительно должна настраиваться для данного конкретного режима облучения.




Рис.5. Экспериментальные (условные обозначения) и смоделированные (сплошные линии) сток-затворные характеристики для 250-нм МОП-транзистора: а – с тонким слоем диэлектрика HfO<sub>2</sub> (3,0 нм); б – с толстым слоем диэлектрика HfO<sub>2</sub> (7,5 нм) [28]

Fig.5. Experimental (dashed) and simulated (solid)  $I_d V_g$  characteristics for 250 nm MOSFET with HfO<sub>2</sub> dielectric thickness of 3.0 nm (a) and 7.5 nm (b) [28]

**Результаты моделирования 45-нм МОП-транзистора на объемном кремнии.** На втором этапе проведено моделирование воздействия ионизационного излучения суммарной дозой до 1 Мрад на две 45-нм МОП-структуры: с подзатворным  $\text{SiO}_2$  толщиной 2 нм и подзатворным оксидом из high-k материала  $\text{HfO}_2$  толщиной 10 нм. Эффективная толщина оксида для обеих структур составляла  $EOT = 2$  нм. Согласно результатам моделирования ток утечки затвора и крутизна предпорогового участка ВАХ незначительно изменились после облучения для обеих структур. Радиационно-индуцированный сдвиг порогового напряжения оказался незначительным для структуры с  $\text{SiO}_2$  (рис.6,а), а в случае  $\text{HfO}_2$  сдвиг оказался значительным (рис.6,б). Эти результаты согласуются с экспериментальными данными, полученными в работах [7, 28] для МОП-транзисторов, изготовленных с проектными нормами 32, 45 и 65 нм. Основным фактором, вызывающим радиационно-индуцированный сдвиг порогового напряжения, является накопление заряда в слое  $\text{HfO}_2$ . Качественно результаты, представленные на рис.6 для наноразмерного МОП-транзистора с длиной канала 45 нм, идентичны результатам на рис.5 для субмикронного МОП-транзистора с длиной канала 250 нм.




Рис.6. Смоделированные сток-затворные характеристики для 45-нм КНИ МОП-транзистора: а – с диэлектриком  $\text{SiO}_2$  толщиной 2 нм; б – с диэлектриком  $\text{HfO}_2$  толщиной 10 нм  
Fig.6. Simulated  $I_d V_g$  characteristics for 45 nm MOSFET with  $t(\text{SiO}_2)=2.0$  nm (a), and 45 nm MOSFET with  $t(\text{HfO}_2)=10.0$  nm (b)

Результаты моделирования подтверждают, что наноразмерные МОП-транзисторы с high-k диэлектриком по сравнению с традиционными МОП-транзисторами с диэлектриком  $\text{SiO}_2$  подавляют ток утечки затвора. Однако для остальных важных параметров они являются более чувствительными к ионизационному излучению.

**Результаты моделирования 45-нм КНИ МОП-транзистора.** Влияние ионизационной дозы гамма-излучения исследовалось на примере частично обедненного 45-нм КНИ МОП-транзистора с подзатворным диэлектриком  $\text{HfO}_2$  толщиной 2 нм, толщиной скрытого оксида 145 нм и толщиной активной области 80 нм [31].

Активная МОП-структура, управляемая верхним затвором, по своим геометрическим размерам и уровням легирования рабочих областей практически аналогична МОП-структуре на объемном кремнии. Известно, что в структуре КНИ МОП-транзистора при облучении возникают два паразитных канала утечки тока стока, обусловленные наличием, во-первых, мелкой щелевой изоляции STI (Shallow Trench Isolation) и, во-вторых, нижней границы раздела кремний/скрытый оксид BOX (Buried Oxide).



Поэтому моделирование воздействия ионизационного излучения проводилось с использованием радиационной модели и с учетом экспериментальных зависимостей плотности захваченного заряда на границах STI/Si и BOX/Si [7, 31, 32].

На рис.7,а показана трехмерная структура КНИ МОП-транзистора, представленная в системе TCAD Sentaurus Synopsys. Механизм возникновения радиационно-индуцированного тока утечки вдоль мелкой щелевой боковой изоляции проиллюстрирован на рис.7,б. Накопление заряда в боковом оксиде приводит к возникновению паразитного тока вдоль границы бокового оксида. Таким же образом возникает паразитный ток вдоль скрытого оксида.




Рис. 7. Трехмерная структура КНИ МОП-транзистора (а) и поперечное сечение А-А КНИ МОП-транзистора (б)

Fig.7. 3D finite-element computational model for SOI MOSFET structure (a) and A-A cross-section of SOI MOSFET structure (b). STI  $\text{SiO}_2/\text{Si}$  interface traps  $N_{\text{STI}}(D)$  increase the sidewall leakage current

Результаты моделирования сток-затворных характеристик для верхнего и нижнего затворов представлены на рис.8 и 9.

Из анализа ВАХ для верхнего затвора (см. рис.8) следует, что рост тока стока в предпороговой области при увеличении дозы облучения обусловлен ростом тока утечки вдоль STI. Паразитный ток утечки от нижнего затвора (см. рис.9) оказывает малое влияние на общий ток структуры, так как при 1 Мрад заметный рост тока происходит только после 5 В на нижнем затворе. Результаты моделирования совпадают с экспериментальными данными [31], погрешность для большинства случаев не превышает 20–25% в диапазоне доз до 1 Мрад, а в некоторых случаях до 10 Мрад.




Рис.8. Смоделированные сток-затворные характеристики верхнего затвора 45-нм КНИ МОП-транзистора с диэлектриком  $\text{HfO}_2$  толщиной 2 нм

Fig.8. Simulated  $I_d V_g$  characteristics for top gate of 45 nm SOI MOSFET with  $\text{HfO}_2 = 2.0$  nm




Рис.9. Смоделированные (сплошные линии) и экспериментальные (условные обозначения) сток-затворные характеристики нижнего затвора 45-нм КНИ МОП-транзистора [31]

Fig.9. Simulated  $I_d V_{gb}$  characteristics for 45 nm SOI MOSFET (solid); experimental (dashed)

**Заключение.** Результаты моделирования подтверждают, что суб-100-нм МОП-транзисторы с high-k диэлектриком по сравнению с традиционными МОП-транзисторами с диэлектриком SiO<sub>2</sub> подавляют ток утечки затвора. Однако такие важные параметры, как пороговое напряжение  $U_{\text{пор}}$ , ток утечки стока  $I_{\text{утеч}}$ , ток насыщения стока  $I_{\text{нас}}$ , подвижность  $\mu_{\text{eff}}$ , крутизна  $g_m$  суб-100-нм МОП-транзисторов с high-k диэлектриком более чувствительны к ионизационному облучению.

Работа выполнена при финансовой поддержке Минобрнауки России (проект № 8.9382.2017/8.9).

### Литература

1. RF CMOS technology scaling in high-k/metal gate era for RF SoC (system-on-chip) applications / **C.H. Jan, M. Agostinelli, H. Deshpande et al.** // Proc. of IEEE Int. Electron Devices Meeting. – 2010. – P. 27.2.1–27.2.4.
2. SOI CMOS technology with 360GHz  $f_T$  NFET, 260 GHz  $f_T$  PFET, and record circuit performance for millimeter-wave digital and analog system-on-chip applications / **S. Lee, J. Kim, B. Jagannathan et al.** // Proc. of IEEE Symp. VLSI Technology. – 2007. – P. 54–55.
3. Record RF performance of 45-nm SOICMOS technology / **S. Lee, B. Jagannathan, S. Narasimha et al.** // Proc. of IEEE Int. Electron Devices Meeting. – 2007. – P. 255–258.
4. The effects of proton irradiation on 90 nm strained si cmos on soi devices / **A. Appswamy, B. Jun, R. Diesthorst et al.** // Proc. of IEEE Radiation Effects Data Workshop. – 2006. – P. 62–65.
5. The enhanced role of shallow-trench isolation in ionizing radiation damage of 65 nm RF-CMOS on SOI / **A. Madan, R. Verma, R. Arora et al.** // IEEE Trans. on Nuclear Science. – 2009. – Vol. 56. – P. 3256–3261.
6. Trade-offs between RF performance and total-dose tolerance in 45-nm RF-CMOS / **R. Arora, E. Zhang, S. Seth et al.** // IEEE Trans. on Nuclear Science. – 2011. – Vol. 57. – P. 2830–2837.
7. Impact of technology scaling in sub-100 nm nMOSFETs on total-dose radiation response and hot-carrier reliability / **R. Arora, Z.E. Fleetwood, En Xia Zhang et al.** // IEEE Trans. on Nuclear Science. – 2014. – Vol. 61. – No.3. – P. 1426–1432.
8. **Rana A.K., Chand N., Kapoor V.** TCAD based analysis of gate leakage current for high-k gate stack MOSFET // ACEEE Int. J. on Communication. – 2011. – Vol. 2. – No.1 – P. 5–8.
9. **Chander S., Singh P., Baishya S.** Optimization of direct tunneling gate leakage current in ultrathin gate oxide FET with High-K dielectrics // IJRDET. – 2013. – No.1. – P. 24–30.
10. **Shen C., Yang L.T., Samudra G., Yeo Y.C.** A new robust non-local algorithm for band-to-band tunneling simulation and its application to tunnel-FET // Solid-State Electronics. – 2011. – Vol. 57. – P. 23–30.
11. **Yadav S., Srivastava A., Rahul J., Jha K.K.** TCAD assessment of nonconventional dual insulator double gate MOSFET // ICDCS. – 2012. – P. 462–465.
12. **Shashank N., Basak S., Nahar R.K.** Design and simulation of nano scale high-k based MOSFETs with poly silicon and metal gate electrodes // International J. of Advancements in Technology. – 2010. – Vol. 1. – No.2. – P. 252–261.
13. **Shashank N., Singh V., Taube W.R., Nahar R.K.** Role of interface charges on high-k based poly-Si and metal gate nano-scale MOSFETs // J. Nano- Electron. Phys. – 2011. – Vol. 3. – No.1. – P. 937–941.
14. **Petrosyants K.O., Popov D.A.** High-k gate stacks influence on characteristics of nano-scale MOSFET structures // Proc. of 2nd International Conference on Modeling, Identification and Control (MIC 2015). – Paris, 2015. – P. 174–176.
15. **Petrosyants K.O., Popov D.A.** TCAD simulation of total ionization dose response of 45nm high-k MOSFETs on bulk silicon and SOI substrate // Proc. of the 24th European Conference on Radiation and its Effects on Components and Systems -2015 (RADECS 2015), Moscow, Russia, 14–18 September. – Piscataway: Institute of Electrical and Electronic Engineers, 2015. – P. 27–30.
16. **Петросяни К.О., Попов Д.А., Самбурский Л.М., Харитонов И.А.** Анализ средствами TCAD токов утечки 45-нм МОП транзисторной структуры с high-k диэлектриком // Изв. вузов. Электроника. – 2015. – № 1(111). – С. 38–43.
17. **Rezzak N.** Total ionizing dose effects in advanced CMOS technologies: PhD dissertation. – Nashville, Tennessee: Vanderbilt Univ., 2012. – 99 p.
18. TCAD Sentaurus User Manual J-2014.09, Synopsys.

19. Ultrathin high-k metal oxides on silicon: Processing, Characterization and Integration Issues / **E.P. Gusev, E. Cartier, D.A. Buchanan et al.** // Microelectronic Engineering. – 2001. – Vol. 59. – Iss. 1–4. – P. 341–349.
20. **Vasilevska D.** The influence of space quantization effects on the threshold voltage, inversion layer and total gate capacitances in scaled Si-MOSFETs // J. of Modeling and Simulation of Microsystems. – 1999. – Vol. 1. – No. 1. – P. 49–56.
21. **Зебрёв Г.И.** Физические основы кремниевой нанoeлектроники. – М.: БИНОМ. Лаборатория знаний, 2011. – 240 с.
22. Charge trapping in MOCVD hafnium-based gate field dielectric stack structures and its impact on device performance / **C.D. Young, G. Bersuke, G.A. Brown et al.** // Proc. of IEEE IRW. – 2003. – P. 28–35.
23. **Miyata N.** Study of direct-contact HfO<sub>2</sub>/Si interfaces // Materials. – 2012. – Vol. 5. – P. 512–527.
24. 75nm Damascene Metal Gate and high-k Integration for Advanced CMOS devices / **B. Guillaumot, X. Garros, F. Lime et al.** // IEDM Tech. Dig. – 2002. – P. 355–358.
25. **Zhu W.J., Ma T.P., Zafar S., Tamagawa T.** Charge trapping in ultrathin hafnium oxide // IEEE Electron Device Letters. – 2002. – Vol. 23. – Iss. 10. – P. 597–599.
26. Irradiation effect of HfO<sub>2</sub> MOS structure under gamma-ray / **Y. Cheng, M. Ding, X. Wu et al.** // Proc. of ICSD (Bologna, Italy, 2013). – 2013. – P. 764–767.
27. High-k materials and their response to gamma ray radiation / **C.Z. Zhao, S. Taylor, M. Werner et al.** // J. Vac. Sci. Technol. – 2009. – Vol. B 27 (1). – P. 411–415.
28. Radiation induced charge trapping in ultrathin HfO<sub>2</sub>-based MOSFETs / **S.K. Dixit, X.J. Zhou, R.D. Schrimpf et al.** // IEEE Trans. on Nuclear Science. – 2007. – Vol. 54. – No.6. – P. 1883–1889.
29. Electron trapping characteristics and scalability of HfO<sub>2</sub> as a trapping layer in SONOS-type flash memories / **H. Hamamura, T. Ishida, T. Mine et al.** // IEEE International Reliability Physics Symposium. – 2008. – P. 412–416.
30. **Sanchez Esqueda I., Barnaby H.J., Kin M.P.** Compact modeling of total ionizing dose and aging effects in MOS technologies // IEEE Transactions on Nuclear Science. – 2015. – Vol. 62. – No. 4. – P. 1501–1515.
31. Total dose radiation response of a 45nm SOI technology / **S.T. Liu, A.L. Hurst, P. McMarr et al.** // Proc. of SOI Conf. (San Diego, USA, 2010). – 2010 – P. 1–2.
32. Impact of SOI substrate on the radiation response of ultrathin transistors down to the 20 nm node / **M. Gaillard, M. Martinez, P. Paillet et al.** // IEEE Trans. on Nuclear Science. – 2013. – Vol. 60. – No.4. – P. 2583–2589.

Поступила 13.06.2017 г.; принята к публикации 12.09.2017 г.

**Петросянц Константин Орестович** – доктор технических наук, профессор департамента электронной инженерии Национального исследовательского университета «Высшая школа экономики» (Московский институт электроники и математики) (Россия, 123458, г. Москва, Таллинская ул., д. 34), начальник лаборатории Научно-исследовательского института перспективных материалов и технологий (Россия, 115054, г. Москва, ул. Малая Пионерская, д. 12), kpetrosyants@hse.ru

**Попов Дмитрий Александрович** – ассистент департамента компьютерной инженерии Национального исследовательского университета «Высшая школа экономики» (Московский институт электроники и математики) (Россия, 123458, г. Москва, Таллинская ул., д. 34), da.popov@hse.ru

**Быков Дмитрий Васильевич** – доктор технических наук, профессор департамента электронной инженерии Национального исследовательского университета «Высшая школа экономики» (Московский институт электроники и математики) (Россия, 123458, г. Москва, Таллинская ул., д. 34), dbykov@hse.ru

## References

1. Jan C.H., Agostinelli M., Deshpande H. et al. RF CMOS technology scaling in high-k/metal gate era for RF SoC (system-on-chip) applications. *Proc. of IEEE Int. Electron Devices Meeting*, 2010, pp. 27.2.1–27.2.4.

2. Lee S., Kim J., Jagannathan B. et al. SOI CMOS technology with 360GHz  $f_T$  NFET, 260 GHz  $f_T$  PFET, and record circuit performance for millimeter-wave digital and analog system-on-chip applications. *Proc. of IEEE Symp. VLSI Technology*, 2007, pp. 54–55.
3. Lee S., Jagannathan B., Narasimha S. et al. Record RF performance of 45-nm SOICMOS technology. *Proc. of IEEE Int. Electron Devices Meeting*, 2007, pp. 255–258.
4. Appswamy A., Jun B., Diestelhorst R. et al. The effects of proton irradiation on 90 nm strained Si CMOS on SOI devices. *Proc. of IEEE Radiation Effects Data Workshop*, 2006. pp. 62–65.
5. Madan A., Verma R., Arora R. et al. The enhanced role of shallow-trench isolation in ionizing radiation damage of 65 nm RF-CMOS on SOI. *IEEE Trans. on Nuclear Science*, 2009, vol. 56, pp. 3256–3261.
6. Arora R., Zhang E., Seth S. et al. Trade-offs between RF performance and total-dose tolerance in 45-nm RF-CMOS. *IEEE Trans. on Nuclear Science*, 2011, vol. 57, pp. 2830–2837.
7. Arora R., Fleetwood Z.E., En Xia Zhang et al. Impact of technology scaling in sub-100 nm nMOSFETs on total-dose radiation response and hot-carrier reliability. *IEEE Trans. on Nuclear Science*, 2014, vol. 61, no.3, pp. 1426–1432.
8. Rana A.K., Chand N., Kapoor V. TCAD based analysis of gate leakage current for high-k gate stack MOSFET. *ACEEE Int. Journ. on Communication*, 2011, vol. 2, no.1, pp. 5–8.
9. Chander S., Singh P., Baishya S. Optimization of direct tunneling gate leakage current in ultrathin gate oxide FET with high-k dielectrics. *IJRDET*, 2013, no.1, pp. 24–30.
10. Shen C., Yang L.T., Samudra G., Yeo Y.C. A new robust non-local algorithm for band-to-band tunneling simulation and its application to tunnel-FET. *Sol.-St. Electronics*, 2011, vol. 57, pp. 23–30.
11. Yadav S., Srivastava A., Rahul J., Jha K.K. TCAD assessment of nonconventional dual insulator Double Gate MOSFET. *ICDCS*, 2012, pp. 462–465.
12. Shashank N., Basak S., Nahar R.K. Design and simulation of nano scale high-k based MOSFETs with poly silicon and metal gate electrodes. *International Journal of Advancements in Technology*, 2010, vol. 1, no.2, pp. 252–261.
13. Shashank N., Singh V., Taube W.R., Nahar R.K. Role of interface charges on high-k based poly-Si and metal gate nano-scale MOSFETs. *J. Nano- Electron. Phys.*, 2011, vol.3, no.1, pp. 937–941.
14. Petrosyants K.O., Popov D.A. High-k gate stacks influence on characteristics of nano-scale MOSFET structures. *Proc. of 2nd International Conference on Modeling, Identification and Control (MIC 2015)*. Paris, 2015, pp. 174–176.
15. Petrosyants K.O., Popov D.A. TCAD Simulation of total ionization dose response of 45nm high-k MOSFETs on bulk silicon and SOI substrate. *Proc. of the 24th European conference on radiation and its effects on components and systems - 2015 (RADECS 2015)*, Moscow. Piscataway: Institute of Electrical and Electronic Engineers, 2015, pp. 27–30.
16. Petrosyanc K.O., Popov D.A., Samburskij L.M., Haritonov I.A. Analiz sredstvami TCAD tokov utechki 45-nm MOP tranzistornoj struktury s high-k dielektrikom [TCAD analysis of leakage currents of a 45-nm MOSFET structure with a high-k dielectric]. *Izvestiya vuzov. Elektronika – Proceedings of Universities. Electronics*, 2015, no. 1(111), pp. 38–43. (in Russian).
17. Rezzak N. Total ionizing dose effects in advanced CMOS technologies. *PhD Dissertation*. Vanderbilt Univ., 2012.
18. *TCAD Sentaurus User Manual J-2014.09*. Synopsys.
19. Gusev E.P., Cartier E., Buchanan D.A. et al. Ultrathin high-k metal oxides on silicon: processing, characterization and integration issues. *Microelectronic Engineering*, 2001, vol. 59, iss. 1–4, pp. 341–349.
20. Vasileska D. The influence of space quantization effects on the threshold voltage, inversion layer and total gate capacitances in scaled Si-MOSFETs. *Journal of Modeling and Simulation of Microsystems*, 1999, vol. 1, no. 1, pp. 49–56.
21. Zebrev G.I. *Fizicheskie osnovy kremnievoj nanoehlektroniki* [Physical fundamentals of silicon nanoelectronics]. Moscow, BINOM. Laboratoriya znanij Publ., 2011. 240 p. (in Russian).
22. Young C.D., Bersuke G., Brown G.A., Lim C., Lysaght P., Zeitoff P., Murto R.W., Robert, Huff H.R. Charge trapping in MOCVD hafnium-based gate field dielectric stack structures and its impact on device performance. *Proc. of IEEE IRW*, 2003, pp. 28–35.
23. Miyata N. Study of direct-contact  $\text{HfO}_2/\text{Si}$  interfaces. *Materials*, 2012, vol. 5, pp. 512–527.
24. Guillaumot B., Garros X., Lime F. et al. 75nm damascene metal gate and high-k integration for advanced CMOS devices. *IEDM Tech. Dig.*, 2002, pp. 355–358.
25. Zhu W.J., Ma T.P., Zafar S., Tamagawa T. Charge trapping in ultrathin hafnium oxide. *IEEE Electron Device Letters*, 2002, vol. 23, iss. 10, pp. 597–599.

26. Cheng Y., Ding M., Wu X., Liu X., Wu K. Irradiation effect of HfO<sub>2</sub> MOS structure under gamma-ray. *Proc. of ICSD*. Bologna, 2013, pp. 764–767.
27. Zhao C.Z., Taylor S., Werner M., Chalker P.R., Potter R.J., Gaskell J.M., Jones A.C. High-k materials and their response to gamma ray radiation. *J. Vac. Sci. Technol. B* 27, 2009, no.1, pp. 411–415.
28. Dixit S.K., Zhou X.J., Schrimpf R.D., Fleetwood D.M., Pantelides S.T., Choi R., Bersuker G., Feldman L.C. Radiation induced charge trapping in ultrathin HfO<sub>2</sub>-based MOSFETs. *IEEE Trans. on Nuclear Science*, 2007, vol. 54, no.6, pp. 1883–1889.
29. Hamamura H., Ishida T., Mine T. et al. Electron trapping characteristics and scalability of HfO<sub>2</sub> as a trapping layer in SONOS-type flash memories. *IEEE International Reliability Physics Symposium*, 2008, pp. 412–416.
30. Esqueda I.S., Barnaby H.J., Kin M.P., Compact modeling of total ionizing dose and aging effects in MOS technologies. *IEEE Transactions on Nuclear Science*, 2015, vol. 62, no. 4, pp. 1501–1515.
31. Liu S.T., Hurst A.L., McMarr P., Benedito J., Capasso C. Total dose radiation response of a 45nm SOI Technology. *Proc. of SOI Conf*. San Diego, 2010, pp. 1–2.
32. Gaillard M., Martinez M., Paillet P. et al. Impact of SOI substrate on the radiation response of ultrathin transistors down to the 20 nm node. *IEEE Trans. on Nuclear Science*, 2013, vol. 60, no.4, pp. 2583–2589.

Submitted 13.06.2017; accepted 12.09.2017

**Petrosyants Konstantin O.** – Dr. Sci. (Eng.), professor of the Electronic Engineering Department, National Research University Higher School of Economics (Russia, 123458, Moscow, Tallinskaya st., 34), head of laboratory, Scientific Research Institute of Advanced Materials and Technologies (Russia, 115054, Moscow, Malaya Pionerskaya, 12), kpetrosyants@hse.ru

**Popov Dmitriy A.** – assistant of the Computer Engineering Department, National Research University Higher School of Economics (Russia, 123458, Moscow, Tallinskaya st., 34), da.popov@hse.ru

**Bykov Dmitriy V.** – Dr. Sci. (Eng.), professor of the Electronic Engineering Department, National Research University Higher School of Economics (Russia, 123458, Moscow, Tallinskaya st., 34), dbykov@hse.ru